高K栅介质Ge MOS电容特性与制备研究

摘要

在集成电路集成度不断提高，器件尺寸已经进入纳米尺度并且还在不断缩小的发展趋势下，使用传统的Si/SiO2/多晶硅结构会因为过薄的SiO2栅介质层而导致直接隧穿电流的急剧增大，从而使整个MOSFET功能失效。而采用高K介质材料代替传统的SiO2栅介质，能使得整个MOS结构在保持性能的同时又具有厚的栅氧化层，可以抑制隧穿电流的增。同时，在纳米尺度下，极易产生强场，而Si沟道的载流子迁移率较低，在强场下很容易达到速度饱和从而限制小尺寸器件性能的进一步提高。最后，高K介质与多晶硅栅不兼容会引起的阈值电压升高和载流子迁移率的衰减。因此，用载流子迁移率高的Ge沟道取代Si沟道，用金属栅取代多晶硅栅，形成Ge/高K介质/金属栅电极结构解决上述问题，成为了发展下一代半导体器件的优秀选项。
　　 本文主要研究了Ge/高K介质/金属栅电极结构所面临的界面态密度较大问题以及改善界面特性的一些方法，包括NH3表面钝化、超薄Si表面钝化、界面F化、堆垛层结构、PDA和PMA这六种界面处理技术的原理和效果，并提出了对于提高Ge衬底/高K介质界面质量方法的一般性规律，为后续的研究提供理论基础。最后，还实验制备了分别采用HfO2、Al2O3和Nd2O3作为栅介质的Ge-MOS电容并进行了C-V曲线测量，通过测量结果提取分析相关电学参数，为以后的相关生产制备提供实验数据。
　　 本论文的研究结果表明，如果不经过界面处理，直接在Ge衬底上生长高K介质薄膜，在其界面处会存在较大的界面态，在测量结果中反映为C-V特性曲线的滞后现象严重，此外，根据实验数据推算出的Al2O3、Nd2O3薄膜厚度都比预期厚度偏小，说明两种材料的生长速率比理论值低，分析原因为源的温度不够，建议升高源的温度或者增加循环次数。而计算得出HfO2薄膜的厚度基本符合预期，说明ALD系统生长HfO2薄膜的参数设置较好。最后，对比10nm和15nm厚的Al2O3栅介质Ge-MOS电容的测量数据，发现其符合电容大小与栅介质厚度成反比的一般规律。