声明
摘要
第一章 绪论
1.1 课题研究背景
1.2 FPGA可靠性设计要求
1.3 ASIP及其并行结构简介
1.4 本文研究工作及章节安排
第二章 FPGA高可靠性设计技术
2.1 FPGA可靠性设计方法
2.2 三模冗余
2.2.1 三模冗余概述
2.2.2 三模冗余表决器设计
2.2.3 三模冗余在FPGA中的具体实现
2.3 纠错编码
2.3.1 纠错码概述
2.3.2 汉明码(Hamming codes)
2.4 内建白测试
2.4.1 内建自测试概述
2.4.2 扫描链建立
2.4.3 电路测试
2.5 本章小结
第三章 基于FPGA的高可靠性通用图像处理系统设计
3.1 基于FPGA的通用图像处理系统总体结构
3.2 硬件电路设计
3.2.1 FPGA配置
3.2.2 USB2.0接口设计
3.2.3 扩展存储模块
3.2.4 Cameral Link接口设计
3.2.5 系统电源、复位及时钟等的设计
3.3 可靠性设计方案
3.3.1 器件选型
3.3.2 硬件电路模块冗余
3.3.3 布局布线
3.3.4 电源和地的设计
3.3.5 信号完整性
3.4 本章总结
第四章 基于RISC的ASIP处理器及其可靠性设计
4.1 ASIP电路结构及指令集
4.2 高可靠性ASIP设计方案
4.2.1 算术逻辑运算单元
4.2.2 程序控制单元
4.2.3 数据地址产生单元
4.2.4 存储单元
4.2.5 系统总体的可靠性结构
4.3 本章总结
第五章 ASIP并行处理系统可靠性设计方案
5.1 ASIP并行处理体系结构
5.2 SIMD并行处理结构
5.3 SIMD阵列结构可靠性设计方法
5.3.1 SIMD阵列可靠性结构
5.3.2 可靠性分析
5.4 本章小结
第六章 总结与展望
6.1 总结
6.2 展望
致谢
参考文献
研究成果