Sigma-Delta模数转换器中数字抽取滤波器的设计与ASIC实现

摘要

本文针对适用于Sigma-Delta模数转换器中的数字抽取滤波器进行了设计与实现。伴随集成电路规模不断增大，而且数字信号处理具有精度高、功能强、易实现等方面的优越性优点，许多原本通过模拟电路所实现的功能现在都可以通过数字电路来进行实现。作为连接模拟世界与数字世界的桥梁，模数转换器被广泛的应用于数字通信系统中。而Sigma-Delta模数转换器由于其高转换精度，高性价比，在如今高精度信号处理领域倍受青睐。Sigma-Delta模数转换器主要由Sigma-Delta调制器与数字抽取滤波器两部分构成。Sigma-Delta调制器通过采用过采样技术与噪声整形技术，增加了调制器系统的信噪比，降低了信号带内的量化噪声功率。而数字抽取滤波器将经过Sigma-Delta调制器过采样的数字调制信号转换成奈奎斯特采样率的信号。调制器决定了Sigma-Delta模数转换器的精度，而数字抽取滤波器则决定了整个系统的速率、面积与功耗。
　　本文从阐述Sigma-Delta模数转换器的国内外发展情况入手，分析了研究Sigma-Delta模数转换器的重要性与必要性。进而介绍了Sigma-Delta模数转换器的原理与结构，由对Sigma-Delta调制器的研究引入了数字抽取滤波器。经过对滤波器设计原理的分析，选择了使用等波纹法对滤波器进行设计，通过对FIR滤波器与IIR滤波器的性能与结构的比较，选择了FIR滤波器作为设计数字抽取滤波器的结构。为了优化系统面积与功耗，确定了多级级联方式对数字抽取滤波器进行实现，并选取CIC滤波器作为第一级结构，半带滤波器作为后面三级结构。通过对CIC滤波器各种实现方式的对比与各级电路结构的分析，设计了一种实现CIC滤波器的全新结构，以减少电路模块，节约硬件成本。在半带滤波器的实现过程中，使用CSD编码对系数进行优化并应用其系数独特的特性，搭建了一种简便的结构，减少系统运算单元与存储单元的同时仍能满足设计要求。
　　本文对数字抽取滤波器的设计与实现过程通过了Matlab上进行系统级建模与仿真，得出满足设计要求的各级滤波器幅频响应曲线，进而获得各个滤波器的电路结构。在此基础上，使用Verilog HDL语言对数字抽取滤波器进行RTL级设计，并使用工具Modelsim对其进行功能仿真。随后使用Synopsys Design Compiler添加约束，获得网表文件后导入SOC Encounter进行布局布线。数字后端设计采用TSMC0.18mCMOS工艺实现，最终得到的芯片面积为21.2?1.2mm，信噪失真比为88.2dB，有效位数为14位。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1 课题的研究背景与意义

1.2 国、内外发展现状

1.3 论文结构与内容安排

第二章 模数转换器的基本原理与结构

2.1 模数转换器原理

2.2 Sigma-Delta调制器基本结构分析

2.3 本章小结

第三章 数字抽取滤波器的结构

3.1 数字抽取滤波器的原理

3.2 CIC滤波器的原理和结构

3.3 半带滤波器的原理

3.4 本章小结

第四章 数字抽取滤波器的设计

4.1 整体性能指标与结构

4.2 CIC滤波器的设计

4.3 半带滤波器的设计

4.4 数字抽取滤波器的Matlab仿真

4.5 数字抽取滤波器的RTL级设计

4.6 本章小结

第五章 数字抽取滤波器的ASIC实现

5.1 系统设计流程

5.2 综合的基本概念

5.3 SOC Encounter布局布线

5.4 本章小结

第六章 结论和展望

6.1 研究结论

6.2 研究展望

参考文献

致谢

作者简介

附录

附录A

附录B