TPC串行和并行迭代译码器的研究和实现

摘要

近年来，无线通信技术得到了迅猛发展。无线通信的信道同有线通信相比，存在更多的干扰和更强的衰落，这无疑降低了无线通信的可靠性。为了提高无线通信系统的可靠性，降低误码率，通常采用信道编码技术。信道编码技术已经成为无线通信中十分重要的一部分。Turbo乘积码是一种新型、高效的信道编码技术，其采用线性分组码作为子码，译码过程采用软输入软输出的译码算法，使得其译码过程相对Turbo码要简单许多，而译码性能上又十分可靠。
　　本文首先介绍了信道编码的发展历史，和TPC编译码的基本原理，着重介绍了基于ChaseII译码算法的软输入软输出迭代译码原理。接下来分析了影响TPC译码性能的一些因素，并在Matlab软件环境下进行了仿真，这些因素将决定设计译码器时的参数选取。然后分析了ChaseII译码算法的简化方法，这些简化条件将使译码器的复杂度降低。然后，设计了串行和并行两种迭代方式的译码器，并且根据性能仿真结果比较了二者的性能差异。
　　最后，使用Verilog语言完成了TPC编译码器的FPGA实现。其中编码器较为简单，串行和并行迭代译码器较为复杂。在QuartusII环境下完成编译码器的设计，着重比较了两种不同迭代方式译码器的译码延时和资源占用情况。使用ModelSim软件观察译码输出波形图，并将译码输出结果与发送的原始比特进行对照，验证译码器的正确性。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1 数字通信系统概述

1.2 信道编码概述

1.3 Turbo乘积码的研究现状

1.4 论文主要内容与章节安排

第二章 TPC编译码的基本原理

2.1 TPC编码原理

2.2 TPC译码原理

2.3 本章小结

第三章 TPC译码性能和ChaseII算法简化分析

3.1 影响Turbo乘积码性能的因素

3.2 Chase译码算法的简化分析

3.3本章小结

第四章 串行和并行迭代译码器

4.1 串行TPC迭代译码

4.2 并行TPC迭代译码

4.3 TPC串行和并行迭代译码器的比较

4.4 本章小结

第五章 Turbo乘积码的FPGA实现

5.1 Turbo乘积码编码器的实现

5.2 TPC串行迭代译码器的实现

5.3 TPC并行迭代译码器的实现

5.4 本章小结

第六章 结论和展望

6.1 研究结论

6.2 研究展望

参考文献

致谢

作者简介