Viterbi译码器全并行IP核的研究与实现

摘要

在无线数传设备中,为了提高数据传输的可靠性,往往采用卷积编码。这就要用到Viterbi译码器,而市面上的国外厂商提供的IP核价格昂贵,且可移植性差,为此需要掌握核心技术,自主开发。本文介绍了Viterbi译码的原理及应用,对Viterbi译码的算法,实现结构进行了深入研究,提出了采用乒乓RAM全并行的译码方式。并对算法进行优化并用FPGA实现,采用QaurtusⅡ作为布线工具,同时用modelsim进行了综合后仿真,译码速度达到100 MHz,并且在要求的信噪比条件下,误码率和理论值吻合。