高速电路信号完整性与电源完整性研究

摘要

根据摩尔定律，电子产品朝着小、快、便宜的方向发展。IC制造工艺不断进步，片上尺寸不断减小，芯片逐渐向高速电路靠拢，曾今的低速电路已经不能满足人们日常生活需要。在高速电路时代，信号完整性与电源完整性问题逐渐引起人们的重视。本文针对高速电路中信号完整性（Signal Integrity SI）与电源完整性（Power Integrity PI）问题，从基本原理、仿真模型以及实例仿真等角度进行研究，主要有以下几点：
　　1.首先对传输线模型进行研究，高速电路设计中曾经作为连接器件的导线已经不再适用，传输线才是当今电路设计中应用最为广泛的工具。通过对传输线等效模型的研究，可以推导出电流电压的关系以及信号反射的机理。然后对信号完整性（包括信号的反射、振铃、端接方式和串扰模型等）与电源完整性问题（包括供电网络、PDN系统噪声、去耦电容原理和目标阻抗等）进行理论研究。通过对传输线理论以及SI/PI理论的研究，可以为高速电路仿真奠定数学模型基础。
　　2.重点研究了几种常用的SI/PI仿真模型，主要包括S参数模型、眼图原理与测量以及IBIS模型。这三者都是目前高速电路仿真中常用的仿真模型，其中IBIS模型最为重要，它是当今高速电路SI仿真中最主要的工具之一。通过仿真模型的数学推导与讨论，可以为实际仿真提供理论依据。此外，在高速电路中过孔的寄生效应会对电路性能产生很大的影响，本文建立了过孔等效模型，通过对过孔等效电路寄生电容与寄生电感的研究与计算，提出布局布线中的注意事项，从而避免对电路性能造成干扰。
　　3.以手机中常用LPDDR2芯片电路板为实例，进行PI与SI仿真验证。对于PI仿真，提取电路板参数后测量电源分配网络阻抗，测得阻抗值与目标比对后可以判断电源网络的优劣。通过仿真结果得出结论，电路中加入去耦电容，可以有效降低PDN阻抗。对于SI仿真，同样经过参数提取，在仿真软件中搭建Testbench，通过仿真数据绘制的眼图判断数据传输是否合理。根据仿真结果得出结论，信号线重叠会使数据传输受到干扰，调整后再次搭建Testbench进行时域仿真，数据线眼图得以改善。
　　通过以上几方面的研究与验证，强调了SI与PI在高速电路设计中的重要性，也为以后的研究提供了理论与技术支持。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1 研究背景

1.2 国内外研究现状

1.3论文的主要内容和结构

第二章 基本原理研究

2.1传输线理论

2.2 信号完整性理论研究

2.3电源完整性理论研究

2.4 本章小结

第三章SI/PI仿真原理

3.1散射参量

3.2眼图

3.3 IBIS模型

3.4主要仿真工具

3.5 本章小结

第四章 高速电路中过孔研究

4.1 过孔结构

4.2 过孔等效模型

4.3 过孔设计原则

4.4 本章小结

第五章SI/PI实例仿真

5.1 仿真步骤

5.2 LPDDR2芯片

5.3 电路板与封装结构

5.4 电源完整性仿真分析

5.5 信号完整性仿真分析

5.6 本章小结

第六章 总结和展望

6.1总结

6.2展望

参考文献

致谢

作者简介