基于改进CORDIC算法的直接数字频率合成器研究

摘要

直接数字频率合成器简称为 DDS，这是一种最近一些年才发展起来的新型的频率合成技术。这种技术依托于快速发展的集成电路技术，现代集成电路技术根据摩尔定律的预测在不断的进步，直接数字频率合成器在这个环境之下也受到越来越多的重视。这种频率合成技术比以前的传统频率合成技术分辨率更高，转换时间更快，噪声更低，所以在许多的电子系统当中被广泛的应用。
　　相位累加器、相幅转换器、数模转换器和低通滤波器这几个部分构成了直接数字频率合成器。以前的直接数字频率合成器一般都是采用查找表ROM或者CORDIC算法来实现相幅转换器，这两种方法各有优点，现在一般采用的是CORDIC算法实现，这种方法电路比较简单，占用的存储容量也很小。本文提出的直接数字频率合成器使用的是查找表ROM和CORDIC算法结合使用，能够减小噪声、减小转换时间、提高SFDR。同时这种方法能够减少计算迭代的次数，从而减少硬件电路的资源消耗。本文采用相位累加器的位宽是32位，相位累加器输出截断之后是19位，高3位用来进行区块选择，接下来的7位用来进行查找表ROM寻址，低9位用于CORDIC算法的旋转计算。RTL级的代码实现进行仿真时，SFDR均能够达到113dB左右，有比较高的无杂散动态范围。本文的DDS有三种工作模式：斜坡模式，Profile模式和单频模式。
　　本篇文章对直接数字合成器的许多方面进行了详细的介绍，包括其概念、国内外的发展状况、其基本的结构原理。然后是本文的主要工作点，也就是相位幅度转换器的改进。最后对本文提出的DDS进行了逻辑综合和后端物理设计。进行逻辑综合的时候采用的工艺库是中芯国际的SMIC0.18μm1.8V1P6M CMOS库，逻辑综合之后的芯片单元的总数是36700个，31074个组合逻辑单元，5623个时序逻辑单元，6306063.20μm2的总面积。1235.3mW的动态功耗和465.65μW的静态功耗，总的功耗是1235.8mW。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1频率合成技术的概念

1.2 DDS技术的国内外发展现状

1.3主要研究内容和论文安排

第二章 DDS的基本原理和性能参数

2.1 DDS的基本原理

2.2 DDS的组成以及各部分的作用

2.3高性能DDS的设计

第三章 相幅转换器算法的改进

3.1 CORDIC算法的基本原理和结构

3.2相幅转换器实现过程中需要考虑的问题

3.3相位幅度转换器的设计

第四章 DDS的模块和功能设计

4.1模块划分

4.2 DDS的不同模式以及性能分析

4.3本章小结

第五章 DDS的逻辑综合和物理设计

5.1 DDS的逻辑综合

5.2 DDS的物理设计

5.3本章小结

第六章 总结与展望

参考文献

致谢

作者简介