应用于GPU中的PCI总线从通道的设计与验证

摘要

经过了多年的发展，GPU内部结构已经相当复杂，内部各模块之间均需要通过复杂的数据传递实现各自的功能，这些数据的传递都是在芯片内部完成的。那么如何实现这些模块的功能以及如何保证内部模块功能设计的正确性，成为了芯片设计过程中亟待解决的难点。
　　PCI总线，是GPU与CPU完成数据交互工作的主流解决方案之一。在GPU中，数据的交互主要由主机接口模块负责完成，本文的设计即属于GPU主机接口模块的一部分。GPU中各个模块均有通过寄存器可配置的功能，本文为此设计出了一条寄存器通路以便CPU对GPU功能进行配置。另外，由于GPU显示存储器独立于CPU的存储系统，使得CPU无法直接访问其中数据，这对开发与调试工作十分不利，为了解决此问题，本文设计出了一条访问存储器通路，使得CPU能够方便地对显存中任意地址进行读写操作。
　　本篇文章所设计的配置寄存器通路能够正确响应外部主机发起的寄存器读写访问操作，完成从PCI时钟域至GPU中各模块时钟域的跨时钟域寄存器访问，解决了PCI接口与GPU芯片之间的异步传输和时序匹配的问题。文中所设计的访问DDR通路则能够正确响应外部主机发起的对显示存储的读写操作，支持单拍及任意长度突发模式的读写。由于本项目中外部显存分为两部分，且容量大于PCI总线的寻址能力，在设计中采用了内存分页基址切换机制，通过与配置寄存器通路的合作，扩展了总线的寻址能力，实现了PCI总线对外部显存任意地址中数据的读写功能。本通路设计中还内建了DPRAM单元，根据地址对多次写操作进行了数据拼接合并，消除了不必要的显存访问操作，降低了其对GPU绘图性能的影响。
　　设计工作结束后，本文在模块级、虚拟平台级以及FPGA板级三个层次中分别编写了验证规范、开发了验证项，对所设计的两条通路进行了完整的验证，保证了通路功能的正确性，并在验证工作最后统计了代码覆盖率。在验证工作中，测试了访问DDR通路的性能，写操作的总线带宽利用率在90％以上，而读操作约为65％，仍旧存在提升空间。在将来的改进工作中，可以在读操作中加入数据预取缓存，预期能将读操作性能提升至90％以上。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1选题背景与课题研究意义

1.2计算机总线的发展

1.3 IP核复用技术

1.4本文主要工作及结构

第二章 PCI总线协议研究

2.1 PCI局部总线简介

2.2 PCI-E总线简介

2.3 PCI总线与PCI-E总线对比结论

2.4 PCI总线信号定义与信号类型

2.5 PCI总线操作

2.6 PCI总线配置空间

2.7本章小结

第三章 PCI总线从通道的设计实现

3.1 PCI总线从通道整体结构

3.2 PCI接口模块的设计实现

3.3 PCI总线配置寄存器通路的设计实现

3.4 PCI总线访问DDR通路的设计实现

3.5本章小结

第四章 仿真验证与结果分析

4.1功能验证

4.2软件、硬件协同交互验证

4.3验证平台

4.4模块级验证

4.5虚拟平台级验证

4.6 FPGA平台测试

4.7覆盖率信息

4.8本章小结

第五章 总结与展望

5.1论文总结

5.2课题展望

参考文献

致谢

作者简介