基于AMBA总线的多端口DDR2控制器的设计与验证

摘要

信息技术的飞速发展，给人们生活带来了巨大的便利，同时也对电子系统的性能提出了更高的要求。在实现更快的处理速率，更高的集成度，以及更低的功耗方面，SoC设计的思想逐渐成为了当前的潮流。一个完整 SoC设计是由其中每一个功能模块组成的。电子系统中，内存是必不可缺的一个模块。无论是CPU运算数据的暂存，还是各个存储设备之间的数据迁移，都需要访问系统中的内存空间。内存的性能往往成为了制约系统性能的瓶颈。所以，高性能的SoC芯片同样需要高性能的内存，针对不同系统的需求，运用SoC设计中的IP核复用技术所设计出的内存控制器IP，成为了SoC中实现高性能内存的关键环节。同时由于芯片制造的巨大成本和漫长周期，对于前端SoC设计正确性的验证就变得极为重要，而仿真与验证这一步往往占据了芯片前端设计的大部分时间。针对不同的设计，需要规划出高效可行的验证方案，力求以最高的效率及最完善的覆盖面完成验证工作。
　　本文研究的是一种应用于AMBA架构的SoC芯片中的多端口DDR2控制器的设计与验证。针对该SoC芯片中对于内存控制器提出的AXI和AHB接口同时访问的需求，应用IP核的可复用技术，提出并实现了一种解决方案，在使用第三方提供的IP核基础上进行了修改与增添，设计了一种内存控制器，使得不同时序的两条总线上的设备可以同时访问系统的DDR内存空间，同时拥有两个接口间的优先级可配置的功能。使用同样的方案更可以使控制器支持的接口数目扩至最多16个，令内存控制器的应用范围大大增加。
　　同时，文中对于这类多端口内存控制器的验证，使用VerilogHDL语言，提出了一种高效的测试平台架构，以易于实现和操作，高可靠性为前提，设计了测试平台中所需的总线功能模型。针对这一类的内存控制器需要实现的功能，策划了功能覆盖全面的验证项和测试文件的结构。在FPGA验证时，由于控制器设计中的物理层模块IP核无法综合，提出了一种针对FPGA验证时的物理层模块的替换设计方案。最终实现了该基于AMBA总线的多端口DDR2控制器规划的功能，并且使用专门设计的验证平台和验证项，完成了对其的功能验证。使得该控制器完成了前端设计的内容。此外，在对本次工作基础上，归纳总结了一套可以用于类似情况的控制器设计，以及对其进行仿真验证的方案。应用这套方案，可以简化之后的对于支持不同时序接口的模块的设计，并且提升其验证的效率。文章的最后还对于工作中发现的一些问题和不足之处进行了总结，提出了后续工作中需要解决的问题以及可以尝试的方案。

目录

声明

插图索引

表格索引

符号对照表

缩略语对照表

第一章 绪论

1.1研究背景

1.2研究内容

第二章 背景知识

2.1 AMBA总线介绍

2.2 DDR介绍

第三章 多端口DDR2控制器的设计与实现

3.1设计方法及流程

3.2功能简介

3.3系统应用

3.4特征描述

3.5模块结构

3.6各模块设计实现

3.7时钟、复位和初始化管理

3.8本章小结

第四章 多端口DDR2控制器的仿真与验证

4.1验证计划

4.2控制器模块级验证

4.3控制器系统级验证

4.4 FPGA验证

4.5本章小结

第五章 总结与展望

参考文献

致谢

作者简介