10G HIMAC协处理器关键技术研究

摘要

随着计算机技术的普及和网络用户规模的扩大，传统网络所固有的缺陷越来越明显，人们需要一种新的网络体系来改善传统网络的性能，从而能够更方便、快速的获取各路信息。在这种情况下，“三网融合”应运而生。它将传统的电信网络、广播电视网络以及互联网进行整合改造，利用同轴电缆和现有的光纤骨干网组成新的传输网络，实现了资源共享，开放互联的目标。目前，“三网融合”已成为提升我国当前网络现状的重要解决方案。 本文结合实验室承接的项目“10G高性能同轴电缆接入网（HINOC）MAC协处理器设计（HIMAC）”，对10G HIMAC协处理器中的重要模块展开研究。首先，分析了HINOC的研究背景以及发展现状。其次，介绍了10G HINOC网络的整体结构和10GHIMAC协处理器的设计需求，并结合目前的研究进展，给出了10G HIMAC协处理器的整体设计，阐述了数据的处理流程及相关知识介绍。第三，重点研究了10G HIMAC协处理器内的10G MAC核模块，查找表模块，以及基于RocketIO模块的FPGA高速串行接口——10G以太网接口，并使用Verilog HDL语言完成各个模块的实现。最后，利用Modelsim软件对各模块的功能进行仿真验证，并搭建测试平台，验证本文所设计的各模块性能，完成板级测试。测试结果表明各模块性能均满足10G HIMAC协处理器的设计需求，达到了预期目标。

目录

第一个书签之前