首页> 中文学位 >基于FPGA的多通道模数混合采集装置的设计及实现
【6h】

基于FPGA的多通道模数混合采集装置的设计及实现

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1.1选题背景及课题来源

1.2国内外发展现状

1.3 研究目的及意义

1.4 论文内容安排

2 方案总体设计及技术难点

2.1 系统结构方案及模块划分

2.2 采集装置设计方案选择及技术难点分析

2.3 本章小结

3 采编电路硬件设计及实现

3.1 系统硬件电路概述

3.2 模拟量采编单元设计

3.3 数字量采编单元设计

3.4 电源电路设计

3.5 本章小结

4 FPGA内部逻辑设计及实现

4.1 FPGA内部逻辑控制总体设计

4.2 FPGA内部异步多时钟域的同步方式

4.3 采集逻辑控制

4.4 模数混合采集编帧

4.5 数字量传输可靠性设计

4.6 本章小结

5 系统性能测试及验证

5.1 系统测试平台设计

5.2 模拟信号调理电路测试

5.3 系统功能测试及验证

5.4上位机软件

5.4 采集精度优化及测试

5.5 本章小结

6 结论与展望

6.1 结论

6.2 展望

参考文献

攻读硕士期间发表的论文及所取得的研究成果

致谢

展开▼

摘要

模数混合采编器主要功能是完成多通道模拟信号以及多路数字量的采集和编码,本文针对某航天测试任务的需求,设计了一种基于FPGA控制的多通道模拟量及数字量采集装置。
  文中详细阐述了系统的硬件设计方案,并和其它两种常用设计方案进行分析比较,详细介绍了系统软硬件各模块的设计原理。为了提高采集电路的采样精度和系统稳定性,本文对采编器的硬件电路和软件进行分析和优化:硬件方面系统采用FPGA作为控制核心,控制模拟开关和AD转换电路的选通和切换,实现对模拟信号的采样编码、数字量的解码以及模数混合编帧等功能;对模拟信号调理电路的运放输出信号纹波较大,影响采样精度问题进行分析,并提出增加运放驱动容性负载能力的解决方法,提高系统的稳定性;软件设计方面,阐述了FPGA内部逻辑设计的思路和方法,介绍了FPGA内部多时钟域的同步方式,以及基于ROM查找表结构的多通道采样时序控制的实现,并对模数混合编帧技术以及数字量的可靠性传输设计作了详细的介绍。
  本文最后对采集电路的优化做了性能测试,结合地面测试系统对采编器进行功能性测试和验证,并对采集到的模数混合数据进行分析处理以及模拟信号图形重绘,测试结果验证了本采编器达到了任务要求的各项性能指标。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号