GPS/BDS双模接收机捕获算法的研究与实现

摘要

目前，全球导航卫星定位系统（GNSS）在各个领域内得到了广泛的使用，各国开始研制自己的全球导航卫星系统以满足各方面的需求。同时，由于多模导航系统抗干扰性强、兼容性强、定位精度高，因此多模接收机的研制成为近年来的研究热点。本文针对双模GPS/BDS接收机进行研究，主要是为了解决多模接收机在弱信号环境下的捕获问题，保证接收机在不同场景下的可用性。
　　本文研究双模接收机的捕获算法，并基于ISE用Verilog语言将其在FPGA上实现。分析了三种常用的捕获算法，包括匹配滤波器算法、FFT循环相关算法和部分匹配滤波器与FFT相结合(PMF-FFT)的捕获算法。通过比较各算法的优缺点确定采用基于PMF-FFT并结合了相干累加和非相干累加的算法，满足了不同体制信号之间的兼容，实现了GPS L1 C/A信号和BDS B1信号均可捕获。
　　根据FPGA硬件资源的具体情况完成捕获的设计，介绍了捕获模块的组成，并对各个子模块的实现进行了叙述和仿真。测试结果显示，该算法可以捕获到载噪比为29dB-Hz的GPS信号、32dB-Hz的BDS信号，捕获时间小于1s，达到设计要求。