首页> 中文学位 >数字高清电视SoC芯片中图像缩放算法的研究与FPGA验证
【6h】

数字高清电视SoC芯片中图像缩放算法的研究与FPGA验证

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1.1 数字电视发展历史及前景

1.2 研究目的、意义及应用价值

1.3 国内外研究现状及发展动态

1.4 本章小结

2 常见缩放算法的研究

2.1 图像缩放理论

2.2 常见图像缩放算法研究

2.3 边缘检测插值算法

2.4 本章小结

3 改进的多方向边缘检测算法

3.1 边缘检测算法的改进

3.2 图像滤波算法

3.3 去振铃算法

3.4 本章小结

4 图像缩放模块硬件设计

4.1 整体架构

4.2 缩放模块硬件实现

4.3 本章小结

5 图像缩放硬件设计的验证

5.1 图像缩放电路的功能仿真

5.2 FPGA 系统级仿真验证

5.3 本章小结

6 总结与展望

6.1 全文总结

6.2 未来展望

参考文献

致谢

个人简历

发表的学术论文

展开▼

摘要

随着数字电视的普及,人们对电视画质的要求越来越高。图像缩放作为决定图像画质的关键技术,在视频处理中发挥着越来越重要的作用,成为研究的热点。
  插值算法是传统图像缩放中常用的算法。常见的插值算法有:最近邻域法,双线性插值算法,双立方插值算法等。传统的算法尽管算法简单,容易实现,但都存在一定的局限性,容易引起细节模糊及边缘锯齿等现象。针对传统算法的不足,为了消除细节模糊及边缘锯齿等不良现象,出现了基于边缘检测的插值算法。文章详细介绍一种边缘检测算法,分析了算法所存在的不足,并进行了改进。首先,增加了边缘检测的方向,使方向判断更加精确;其次,利用多相滤波器实现图像的无极性缩放;最后,运用去振铃算法去除图像缩放过程中的振铃现象。
  根据改进的算法,文章详细介绍了图像缩放的硬件实现。首先,介绍了图像缩放的整体架构,根据不同功能,划分模块;然后,分析了算法中边缘检测插值模块,垂直图像缩放模块,水平图像缩放模块等几个重要模块的硬件结构,以及数据流向;最后,分析了去振铃公共模块的硬件结构。
  文章最后对改进的图像缩放算法进行仿真验证。主要通过两方面进行验证:一是功能仿真验证;二是 FPGA系统级仿真验证。功能仿真验证主要是验证代码的正确性,文章介绍了整个验证平台构成,并给出了仿真后的结果。FPGA系统级仿真验证,主要是验证硬件电路是否正确,提高芯片流片的成功率,降低设计风险。经过功能仿真以及 FPGA系统级仿真验证,证明电路设计正确,图像缩放算法可用。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号