基于OpTiMSoC的超高清HEVC视频实时解码众核处理器设计

摘要

HEVC（High Efficiency Video Coding，高效视频编码）是当前最热门的视频编码标准，以上一代编码标准H.264为基础。在保持相同视频图像质量的条件下，将视频流的码率降低50%。但是HEVC的计算复杂度提升约2-4倍。
　　多核处理器的研究起源于20世纪九十年代，历经二十余年的发展，多核处理器已经步入大规模应用阶段，并逐渐向众核阶段过渡。在不久的将来，众核处理器取代多核处理器将是必然趋势。OpTiMSoC（Open Tiled Manycore System-on-Chip，开放平铺式众核片上系统）是一个基于库的平台架构，允许用户面向不同应用，按照自己的需求构建专用众核处理器，为众核处理器设计研究提供了良好平台。
　　本文重点研究HEVC解码过程中各模块计算复杂度，分析解码性能瓶颈，以此为依据利用OpTiMSoC平台构建专用众核处理器，使用多种测试序列进行仿真解码测试，并与单核处理器仿真解码性能、所设计的众核处理器适配到DE3开发板众核解码性能进行对比，从而对所设计的众核处理器性能进行了验证。具体研究内容如下：
　　（1）对HEVC编码标准的编码关键技术及解码流程进行研究，通过多种测试序列的解码，分析各模块解码计算量比重，得出解码性能瓶颈所在，为后续专用众核处理器的设计提供依据。
　　（2）利用OpTiMSoC平台构建88结构的众核处理器，并采用基于蒙特卡洛方法的积分算法对所设计的众核处理器进行测试，测试结果表明构建的众核处理器结构完整、功能正确，与单核处理器相比具有一定的加速效果。
　　（3）使用多种测试序列在基于OpTiMSoC平台的众核处理器进行众核仿真解码，并将众核处理器适配到硬件平台DE3开发板进行众核解码，与HEVC官方测试模型HM16.5仿真解码性能对比，得出两组加速比例。经过实际验证，所设计的众核处理器的对多种测试序列的仿真解码加速比均可达到20以上，验证了所设计的众核处理器的优良性能。

目录

第一个书签之前

摘 要

ABSTRACT

目 录

Contents

1 绪论

1.1 研究背景和意义

1.1.1 HEVC的发展和确立

1.1.2 多核向众核发展

1.1.3 研究意义

1.2 国内外相关技术研究现状

1.2.1 HEVC编解码技术

1.2.2 众核处理器设计技术

1.3 研究的主要内容

1.4 论文的结构安排

2 软件平台构建与硬件平台介绍

2.1 OpTiMSoC平台介绍

2.1.1 平台结构组成

2.1.2 LISNoC

2.2 平台搭建及配置

2.2.1 预安装

2.2.2 安装二进制版本

2.3 仿真测试

2.3.1 获取仿真测试文件

2.3.2 编译软件

2.3.3 编译硬件

2.3.4 仿真测试

2.3.5 波形展示

2.4 硬件平台DE3

2.4.1 开发板简介

2.4.2 设计资源

2.5 本章小结

3 HEVC编解码流程及性能瓶颈分析

3.1 HEVC视频编码关键技术

3.1.1 编码结构

3.1.2 帧内预测

3.1.3 帧间预测

3.1.4 变换和量化

3.1.5 熵编码

3.1.6 环路滤波

3.1.7 并行处理

3.2 HEVC解码流程

3.2.1 熵解码

3.2.2 反量化与反变换

3.2.3 帧内预测和帧间预测

3.2.4 环路滤波

3.3 各部分解码计算量比重分析

3.4 本章小结

4 众核处理器的设计与测试

4.1 众核处理器设计

4.1.1 众核处理器整体结构

4.1.2 调用层级

4.1.3 mor1kx介绍

4.1.4 端口及参数定义

4.1.5 例化连接

4.2 众核处理器测试

4.2.1 仿真目录及测试文件

4.2.2 基于蒙特卡洛算法的积分计算

4.2.3 算法在单核处理器上的任务划分

4.2.4 算法在众核处理器上的任务划分

4.2.5 测试结果

4.3 本章小结

5 解码测试

5.1 解码任务划分

5.2 解码测试

5.2.1 HEVC视频在OpTiMSoC平台众核仿真解码

5.2.2 HEVC视频在DE3适配众核处理器解码

5.3 性能对比

5.4 本章小结

6 总结与展望

6.1 论文总结

6.2 工作展望

参考文献

致 谢

攻读硕士期间主要成果