基于FPGA的卡尔曼滤波器的设计与实现

摘要

当今科技的不断进步与集成电路的迅速发展引发了一个大的技术变革。现在的我们已经可以将一个小型系统放置到一个小小的芯片当中，以此来让大众使用。现代信号处理系统将信号处理论、VLSI技术和计算机技术融合在一起，加上微电子技术的发展，它的出现为滤波的发展提供了一个新的思路。本文设计的基于FPGA的卡尔曼滤波器，在精度与速度方面有很大的优势，具有很强的实用价值。
　　本文在设计卡尔曼滤波器的过程中，对卡尔曼滤波的推导步骤做了一个较为详尽的介绍，并分析了卡尔曼滤波器的计算方法。首先是用状态空间法来建立状态方程，然后根据均方差最小的原则来推导出卡尔曼滤波方程，之后根据卡尔曼滤波的五个递推方程进行设计在实际工程领域如何应用卡尔曼滤波器，并进行实现。
　　在设计的过程中，主要采用VerilogHDL硬件描述语言进行设计，对卡尔曼滤波器的递推方程划分成五个小模块，然后进行模块组合处理。其中，就卡尔曼滤波算法的数据问题进行了选择，本文中所有数据采用IEEE754浮点数标准，在数据的精度上有一个很大的保证，另外，由于全部采用IEEE754浮点数标准，所以在模块处理过程中使用了数据选择器，以达到在数据稳定输出时能够保证速度的效果。在卡尔曼滤波器的理论基础下，联系实际工程需求，进行卡尔曼滤波器的设计与实现，包括滤波器模块的分解、系数的输入与计算等，合理的选择系数的表示方法。最后选定FPGA器件，并通过Modelsim进行分析、仿真波形，观察观测噪声及过程噪声的变化对卡尔曼滤波器的影响并进行滤波处理。本课题的设计采用CycloneⅡEP2C35F673C6进行功能实现，通过与Matlab仿真对比，证实了功能的正确性;同时完成了对卡尔曼滤波器的IEEE754单精度标准浮点数的实时设定与计算，相比于目前最佳的FPGA与VerilogHDL实现，计算位数是最长的，且同时保证一直使用浮点数进行计算;初期能够在52个时钟周期内完成数据的计算与输出，后期可以缩短到36个时钟周期，满足了在实际工程中通用且高速的要求;功耗为148.00mW。