基于Android和FPGA的便携式多接口误码分析仪设计

摘要

随着现代通信技术的飞速发展，数字通信已经取代了模拟通信的主导地位，成为现代通信的主体。与模拟通信相比，数字通信信号易于再生、易于进行加密和处理、电路实现更加可靠。在数字通信系统大规模应用情况下，考察和评价数字通信系统有效性和可靠性成了当前摆在我们面前的一个重要课题。可靠性指标是数字通信系统最基本、最重要的指标，衡量可靠性指标的设备是误码分析仪。体积庞大、功能复杂、接口标准的台式误码分析仪固然重要，但一款体积小、接口丰富、速率连续可调的便携式误码分析仪，对野外作业更有意义。
　　本文采用“分析仪/发生器”模式设计误码分析仪:发生器部分采用DDS模块产生连续可变时钟信号供“m序列发生器”使用，m序列发生器产生伪随机序列送至被测系统;分析仪部分将被测系统送来的数据/时钟信号进行同步和再生，然后本地m序列发生器以再生时钟为参考产生本地m序列，将该序列与接收再生数据进行比对确定误码。在误码判决过程中需要将参与比对的两个序列进行同步，为了避免出现误码后丢失同步状态本文提出了通过“缓冲池”对同步状态进行保护，形象地描述其工作原理是:误码是进水管、正确的码是出水管，每一个码字都会将进/出水管打开一次向池中注/放一定数量的水，如果池子里的水溢出则表示出现失步。适当调整进/出水管的管径，可以使该同步保护系统即可以对同步状态进行有效保护，又对真的失步状态有足够快的反应速度。为满足特殊情况下用户对测试序列的要求，除了标准的m序列外，该设计还提供了最长32位的用户自定义测试序列，方便用户对接收数据进行监视。
　　本文设计的误码分析仪以Altera的EP2C8Q208为核心，采用VerilogHDL语言实现了误码分析功能，同时在EP2C8Q208上建立SOPC完成对整个硬件电路的控制及与上位机的通信。采用AD9850为误码分析模块提供频率连续可变的测试时钟。在Android嵌入式操作系统下编写了应用软件，实现人机接口功能。
　　该误码分析仪可实现0.001～2048kHz连续可变的测试速率;HDB3、AMI、RZ和NRZ四种平衡/非平衡接口;7种m序列和1种用户自定义测试序列;0.1～10s连续可变闸门时间;7种插入误码率;4档同步保护灵敏度。该误码分析仪体积小巧、功能强大、接口类型多样，实现既定的设计目标。