基于FPGA的图像开发板硬件优化设计及仿真

摘要

在当今社会，数字图像处理技术已变得越来越重要，在机器人技术、自动驾驶技术、遥感、四轴飞行器等领域得到了广泛的应用。而随着大数据时代的到来，人们对于数据的处理速度、器件的小型化、成本的控制越来越高。而FPGA由于其强大的功能、设计的灵活性和更强的可靠性受到了广泛的应用。而SDRAM的高速、低价、低技术门槛，在低端设计中也广受青睐。
　　本课题重点对基于FPGA(EP2C35)与SDRAM的数字图像开发板进行优化设计使其在133MHZ下正常运行，提供应用于小型机器人上体积更小、成本更低的设计方案。根据FPGA与SDRAM的电器特性和IBIS模型，使用Cadence电路分析设计软件对设计进行指导和仿真验证。提供了从OrCAD原理图绘制、布线前仿真、PCB后仿真、布线后验证一整套设计分析流程方案。最终在各方面达到了设计要求及设计目的。

目录

声明

摘要

第一章 绪论

1．1 国内外研究现状

1．2 课题简介与设计技术指标

第二章 SDRAM技术简介

2．1 SDRAM内存模组与基本结构

2．2 SDRAM的引脚与封装

2．3 SDRAM电器特性

2．4 本章小结

第三章 PCB设计基础

3．1 PCB相关问题

3．1．1 电磁干扰与串扰问题

3．1．2 磁场与电感耦合

3．1．3 回路电感

3．1．4 电场与电容耦合

3．2 PCB的电气特性

3．2．1 特征阻抗

3．3．2 反射

3．3．3 振铃

3．4 本章小结

第四章 原理图的绘制

4．1 原件绘制及建库

4．2 原理图绘制及系统结构

4．3 信号网络规则设置规则

4．4 基于Cadence原理图时钟前仿真

4．5 SDRAM数据地址线前仿真

4．6 本章小结

第五章 PCB布局及布线

5．1 PCB布局及敷铜

5．2 关键时钟仿真及叠层确定

5．3 PCB布线及反射串扰仿真

5．4 电源完整性分析

5．5 本章小结

第六章 总结

参考文献

致谢

附录