基于共用深n阱结构的高密度单光子雪崩二极管探测器研究与设计

摘要

随着探测技术的发展，越来越多的领域需要高速探测和处理极弱的高频光信号。各种新型的材料以及探测手段已经被运用到微弱信号的探测中。其中，单光子雪崩二极管（SPAD）以其高响应速度、高灵敏度、高增益系数等优点而备受关注。SPAD阵列探测器更以其响应速度快、功耗低、探测效率高等特点而成为全固态光电探测和成像技术新的典型应用和发展方向。目前，SPAD阵列的发展难点主要在于如何在不影响其性能的前提下，降低阵列面积，提高阵列填充系数，本文将针对该问题进行深入研究。
　　首先，在SPAD器件方面，本文基于0.18μm CMOS工艺设计了一种高填充系数的SPAD器件结构。该SPAD器件采用共用深n阱的结构，即：将四个基本SPAD单元制作在同一个深n阱内，并进行蜂窝状排列，能够在不影响SPAD器件性能的前提下，缩小每个SPAD器件尺寸。该结构极大得提高SPAD器件的填充系数，经计算，这种共用深n阱的新型SPAD器件结构的填充系数高达57％。
　　其次，在像素单元电路方面，本文设计了一个结构紧凑的门控式淬灭/复位电路和一个新的基于威尔逊电流镜的模拟计数电路。该像素单元电路能够在保证电路性能的前提下将所占用的芯片面积降到最低。其中门控式淬灭/复位电路只用到了8个小尺寸的MOS管就可以实现对SPAD的快速淬灭和复位。而基于威尔逊电流镜的模拟计数电路能够在计数电容取到500fF时，实现9比特的线性计数范围。
　　最后，在阵列版图布局方面，本文提出了一个嵌入式的阵列版图设计方案。该方案将上述设计的淬灭/复位电路和模拟计数电路嵌入在四个相邻的SPAD阵列单元之间的空区内。按照4×4规模计算，整个芯片面积约为240μm×240μm，而芯片的填充系数则高达88.33%。和传统SPAD阵列版图相比，大大提高了芯片的利用率，降低了制作成本。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 概述

1.1 单光子探测器研究背景和意义

1.2 SPAD阵列探测器的研究现状和发展趋势

1.3 论文主要工作内容和结构安排

第二章 SPAD阵列探测器的物理基础

2.1 单光子雪崩二极管工作原理

2.2 单光子雪崩二极管工作指标参数

2.3 单光子雪崩二极管淬灭电路

2.4 单光子雪崩二极管计数电路

2.5 单光子雪崩二极管阵列

2.6 本章小结

第三章 SPAD器件优化与设计

3.1 单光子雪崩二极管结构衍化

3.2 共n阱SPAD器件结构设计

3.3 单光子雪崩二极管器件仿真分析

3.4 单光子雪崩二极管性能参数分析

3.5 本章小结

第四章 SPAD探测器像素单元电路设计

4.1 SPAD等效电路模型

4.2 淬灭/复位电路设计

4.3 计数电路的设计

4.4 电路仿真结果与分析

4.5 本章小结

第五章 SPAD像素单元版图设计

5.1 Cadence使用介绍

5.2 Cadence版图设计

5.3 DRC工艺规则检查

5.4 本章小结

第六章 总结与展望

6.1 主要工作总结

6.2 研究展望

参考文献

附录1 攻读硕士学位期间撰写的论文

附录2 攻读硕士学位期间申请的专利

附录3 攻读硕士学位期间参加的科研项目

致谢