数字阵列雷达DBF处理器的设计与系统测试

摘要

随着射频集成电路、大规模集成电路和数字信号处理技术的不断发展，采用数字波束形成技术的数字阵列雷达已经开始得到应用。但是，数字阵列雷达的研制仍然面临着诸多难题需要解决，如多通道海量基带数据汇拢、高性能自适应波束形成算法实时实现和同时多波束形成的实现等，需要新的实现架构和高性能的DBF处理平台。
　　本文以某数字阵列雷达系统为背景，首先，设计了应用于该系统的基于光纤接口、采用高性能FPGA+PowerPC架构的DBF处理器，可以在单板上实现20Gbps基带数据的实时传输、同时数字多波束形成和自适应权重系数计算;接着，根据数字阵列雷达系统的实际功能要求，完成了DBF处理器两片FPGA的软件设计和功能、性能的测试验证，包括波束方向图测试和波束扫描功能测试;最后，完成了DBF处理器和数字T/R组合、频综与校准组合和雷达信号处理器的系统集成，完成了整个数字阵列雷达系统数字波束形成功能的测试验证。

目录

声明

摘要

1 绪论

1．1 研究背景

1．2 DBF处理器国内外研究动态

1．3 本文主要工作及论文结构

2 DBF处理器的设计与数字阵列雷达系统集成

2．1 DBF处理器设计

2．1．1 DBF处理器架构

2．1．2 高速收发模块设计

2．1．3 S_RapidIO接口设计

2．2 数字阵列雷达系统的集成

2．2．1 数字阵列雷达的系统组成

2．2．2 数字阵列雷达系统的工作流程

2．3 本章小结

3 DBF处理器的FPGA程序设计

3．1 DBF处理器功能与工作流程

3．2 DBF处理器FPGA程序实现框架

3．3 光纤接口数据帧格式定义

3．4 FPGA主要功能模块设计

3．4．1 数据流收发控制模块

3．4．2 预处理指令模块

3．4．3 数字波束形成模块

3．4．4 发射波束权值控制模块

3．4．5 波束指向控制模块

3．4．6 基带快拍数据采集模块

3．4．7 波束形成数据汇总模块

3．5 本章小结

4 DBF处理器性能测试与系统联调

4．1 DBF处理器性能测试

4．1．1 同时接收多波束方向图测试方法

4．1．2 方向图测试结果

4．1．3 接收波束扫描功能测试方法

4．1．4 接收波束扫描测试结果

4．2 系统联调测试

4．2．1 系统联调测试方法

4．2．2 系统联合测试流程

4．2．3 系统联调测试结果

4．3 本章小结

5 总结与展望

致谢

参考文献