声明
摘要
1 绪论
1.1 课题背景
1.2 机载照相技术与姿态惯性测量技术的发展与应用
1.2.1 机载照相技术发展与应用
1.2.2 姿态惯性测量技术的发展与应用
1.3 课题研究内容和章节安排
2 姿态惯性测量系统概述
2.1 引言
2.2 姿态惯性测量系统的基本组成
2.3 姿态惯性测量系统的需求分析
2.3.1 功能要求
2.3.2 性能要求
2.4 姿态测量技术
2.4.1 GPS姿态测量技术
2.4.2 惯导姿态测量技术
2.5 姿态惯性测量系统工作原理
2.5.1 GPS授时系统
2.5.2 传递对准
2.6 惯导测姿和GPS测姿的优缺点分析
2.7 本章小结
3 姿态惯性测量系统硬件电路设计
3.1 姿态惯性测量系统的总体设计方案
3.2 系统芯片选型
3.2.1 DSP芯片选型
3.2.2 FPGA芯片选型
3.3 DSP硬件电路设计
3.3.1 DSP外部存储器接口设计
3.3.2 DSP的JTAG接口设计
3.3.3 DSP的供电电源的设计
3.3.4 时钟和复位电路设计
3.3.5 DSP的I/O口设计
3.4 FPGA硬件电路设计
3.4.1 XC3S1600E简介
3.4.2 FPGA中断信号分配
3.4.3 FPGA配置电路
3.4.4 FPGA的供电电源设计
3.5 串口通讯模块电路设计
3.5.1 RS232电平转换电路
3.5.2 RS422电平转换电路
3.6 CAN接口硬件设计
3.6.1 CAN模块系统构成
3.6.2 CAN与FPGA接口设计
3.6.3 CAN收发器电路设计
3.7 印制电路板布局布线
3.7.1 电路板的布局
3.7.2 电路板的布线
3.8 本章小结
4 姿态惯性测量系统的软件设计
4.1 DSP和FPGA软件设计流程
4.1.1 DSP软件设计流程
4.1.2 FPGA软件设计流程
4.2 DSP驱动程序设计
4.2.1 DSP锁相环的设定
4.2.2 DSP定时器设置
4.2.3 NOR FLASH的软件设计
4.3 基于FPGA的UART接口设计
4.3.1 引言
4.3.2 异步串行通信标准
4.3.3 UART总体设计
4.3.4 发送模块的Verilog HDL实现
4.3.5 接收模块的Verilog HDL实现
4.3.6 UART时序仿真
4.4 基于FPGA的CAN总线通讯设计
4.4.1 SJA1000独立CAN总线控制器
4.4.2 FPGA控制程序的软件设计
4.4.3 SJA1000逻辑控制
4.4.4 SJA1000读写数据流程控制
4.4.5 CAN总线的时序仿真
4.5 本章小结
5 系统综合调试
5.1 引言
5.2 基本调试
5.2.1 FPGA上电调试
5.2.2 DSP上电调试
5.3 系统各功能模块调试
5.3.1 数据存储模块测试
5.3.2 串行通讯模块调试
5.4 本章小结
6 总结与展望
6.1 本文所做工作总结
6.2 后期工作展望
致谢
参考文献