基于FPGA动态部分重构的数字系统在线演化技术研究

摘要

演化硬件（Evolvable Hardware，EHW）结合了可编程逻辑器件与演化算法（Evolutionary Algorithm，EA），可根据环境变化改变自身结构和行为。目前，EHW领域研究热点是在同一片现场可编程门列阵（Field Programmable Gate Array，FPGA）芯片上实现可演化硬件电路与EA，构成基于片上可编程系统的自演化系统。现代SRAM型FPGA支持动态部分重构，可实时在线改变系统部分模块配置，调整电路结构与功能。针对当前基于虚拟可重构电路的EHW实现方式演化复杂电路时资源开销和延时较大的问题，本文利用FPGA动态部分重构技术实现EHW，研究其在线演化技术。
　　本研究主要内容包括：⑴分析了EHW研究现状及存在问题，通过比较各种FPGA动态部分重构技术优缺点，选择早期获取部分重构（Early Access Partial Reconfiguration，EAPR）技术实现EHW。介绍了系统硬件平台Xilinx Virtex-5 FPGA开发板ML507及其软件开发环境概况。⑵以软核微处理器作为自重构控制器，采用EAPR技术实现了自重构系统的设计，包括可重构模块的预设计、片上可编程系统硬件平台搭建、可重构IP核定制、系统软件设计、算子核位流库的产生等，并以算术运算单元的自主重构为例验证了该系统的可行性。⑶对自重构系统中可重构IP核的电路结构进行了扩展和改进，将其定制为可演化IP核；并在自重构控制器上运行EA，实现了基于FPGA动态部分重构的自演化数字系统，并以演化多项式运算电路为例验证了该系统实现在线自演化的可行性。⑷以图像滤波器的演化为例，研究自演化系统的输入数据获取与输出数据存储等问题。通过自定制ROM IP核实现图像数据的存储，扩展了算子核位流库，给出了染色体编码及适应度评估方式，并以滤除不同类型图像噪声为例进行了实验验证。

目录

封面

声明

中文摘要

英文摘要

目录

注释表

第一章 绪 论

1.1 课题背景及研究意义

1.2 相关技术研究现状

1.3 本文主要内容与结构安排

第二章 系统开发平台

2.1 硬件实验平台

2.2 Xilinx FPGA开发工具ISE Design Suite

2.3 本章小结

第三章 基于FPGA动态部分重构的自重构系统设计

3.1 自重构系统总体结构

3.2 自重构系统的设计实现

3.3 自重构系统的板级验证及结果分析

3.4 本章小结

第四章 基于FPGA动态部分重构的自演化数字系统设计与验证

4.1 基于FPGA动态部分重构的自演化数字系统的总体结构

4.2 自演化系统硬件设计

4.3 自演化系统软件设计

4.4 自演化系统实验验证

4.5 本章小结

第五章 图像滤波器的在线演化设计

5.1 图像滤波器在线演化系统总体结构

5.2 图像滤波器在线演化系统硬件设计

5.3 图像滤波器在线演化系统软件设计

5.4 实验验证与结果分析

5.5 本章小结

第六章 总结与展望

6.1 本文主要工作

6.2 未来工作展望

参考文献

致谢

在学期间的研究成果及发表的学术论文