高速低耗BICMOS存贮器（Memory）的设计与仿真研究

摘要

计算机问世50多年来，其性能发展很快，特别是CPU技术发展更快，然而，计算机存储器的发展滞后于CPU的发展，它严重影响了计算机的性能。由此对存储器在集成度、功耗和速度上提出了更高的要求。 BiCMOS(BipolarComplementaryMetal-Oxide-Semiconductor)技术将双极型器件与CMOS器件有效结合，既保持了CMOS电路的低功耗和高集成度的优点，又获得了与双极电路相媲美的高速性能和强驱动能力，因此，近年来此技术正日益受到集成电路(IC)业界的重视。 本文设计的静态随机读/写存储器(SRAM)采用先进的BiCMOS技术及Bank结构、CSEA存储位元以及超前译码技术，使存储性能大为提高。本文最后对SRAM部分单元电路进行了逐一、反复的仿真试验，以及对全电路进行了软件仿真，模拟结果表明，所设计的SRAM的容量为1M，电源电压为3.3V，功耗约为1.78W，总体上实现了高速、高精度、低功耗的特性。 根据SRAM电路的性能要求，结合目前IC的工艺水平，简要地提出了实现本文静态存储器的BiCMOS工艺设计要点。

目录

文摘

英文文摘

学位论文版权使用授权书及独创性声明

第1章绪论

1.1 BiCMOS技术的研究进展

1.2半导体存储器的现状及其发展趋势

1.3论文研究的意义

1.4本文研究的主要内容及章节安排

第2章BiCMOS技术及其应用

2.1 BiCMOS的结构模型

2.1.1 BiCMOS工艺结构模型

2.1.2 BiCMOS电路结构模型

2.2 CMOS/BiCMOS电路主要性能比较

2.2.1负载能力及延迟时间

2.2.2集成度及功耗

2.3 BiCMOS数字逻辑门电路设计

2.3.1 BiCMOS反相器设计

2.3.2 BiCMOS与非门

2.3.3全摆幅BiCMOS逻辑门设计

2.4本章小结

第3章BiCMOS静态存储器的设计方案

3.1存储器分类及其主要性能指标

3.2存储器的主要性能指标

3.3静态随机读写存储器(SRAM)

3.3.1静态存储器的构造和约定

3.3.2列读/写电路

3.4存储矩阵、存储体、存储位元

3.4.1 BJT存储位元

3.4.2 CMOS存储位元

3.4.3 BiCMOS存储位元

3.5 BiCMOS低摆幅译码器

3.5.1双极型译码器功耗问题

3.5.2二极管-三极管(DTL)译码器超前译码方式

3.5.3带有开关PMOS负载管的二极管译码器

3.5.4脉冲二极管译码器

3.5.5字线ECL-CMOS电平转换器

3.6 CSEA存储器中灵敏放大器及其写技术

3.6.1 CSEA基础知识

3.6.2单端位线灵敏放大器

3.6.3二级串级(共基—共发射极放大器)灵敏放大器

3.6.4 CSEA写技术

第4章BJT与MOS器件模型参数的选取

4.1双极型管模型参数的分析与选取

4.1.1影响模拟电路延时性能的BJT主要参数分析

4.1.2影响数字电路延时性能的BJT主要参数分析

4.2 BJT主要参数的选取

4.3 MOS管主要模型参数的选取

第5章BiCMOS工艺设计

5.1 BiCOMS器件结构及其参数

5.2 BiCMOS SRAM工艺流程中的几项制作技术

5.2.1整体工艺流程

5.2.2双阱CMOS工艺技术要点

5.2.3 MOS器件衬底偏置要点

5.2.4 BiCMOS工艺上的特殊考虑

5.2.5 0.8 μ m BiCMOS工艺特征和器件结构

第6章1M BiCMOS静态存储器的设计

6.1设计方案

6.1.1译码器设计

6.1.2存储体的设计

6.1.3读/写控制电路

6.2工作原理

6.2.1 SRAM原理图

6.2.2工作原理

第7章BiCMOS SRAM的仿真及功能验证

7.1仿真工具的选择

7.2基本单元电路的功能仿真

7.3全电路仿真

第8章结论与展望

8.1论文工作总结

8.2结论与讨论

8.3展望

致谢

参考文献

本文作者硕士生期间参加科研及论文发表情况