退出
我的积分:
中文文献批量获取
外文文献批量获取
文摘
英文文摘
独创性声明及关于论文使用授权的说明
第一章前言
第二章 深亚微米工艺下总线模型分析
第三章DSP地址总线分段格雷编码方法
第四章地址总线功耗与延时分析
第五章判别电路逻辑仿真与验证
第六章结束语
参考文献
读硕士学位期间公开发表的论文
致谢
黄越;
江南大学;
地址总线; 格雷编码; 延时; 集成电路; 深亚微米工艺; 微处理器;
机译:考虑晶体管工艺变化的低功耗SRAM设计研究
机译:使用循环预测的低功耗地址总线编码
机译:灰色移位编码可减少低功耗嵌入式系统的指令存储器地址总线切换
机译:A / sup 2 / BC:适用于低功耗深亚微米设计的自适应地址总线编码
机译:深亚微米CMOS工艺中的低功耗高性能VLSI设计。
机译:基于低功耗脉动阵列的DSP数字滤波器
机译:低功耗芯片级工艺变化和温度监控器,用于深亚微米CMOS的良率分析和优化
机译:高速气化工艺实验和工艺设计研究1977年4月 - 6月期间第13号季度技术报告
机译:编码装置的自适应地址总线的低功耗深亚微米设计及编码方法
机译:低功耗深亚微米设计的自适应地址总线编码装置和编码方法
机译:用于低功率深亚微米设计的自适应地址总线编码的方法和装置
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。