多信道零中频数字化激励器

摘要

本文对多信道零中频数字化激励器进行了研究。文章提出了多信道数字化激励器的实现方案。采用高速数字信号处理器加专用数字上变频器来解决发射机的核心矛盾-多个激励信号的产生问题。该方案所用的DSPs主频高达720MHz，主要用边带复滤波数学模型，配合不同的软件算法来实现LSB、LJSB、ISB、AM等调制信号。这样能够在很大程度上减少发射机体积、降低其功耗，实现短波装备的数字化、软件化。在给出多信道数字化激励器的数学模型的基础上，结合多速率信号处理理论和数字上变频理论，探讨了边带FIR滤波器的系数对称关系对DSPs运算的巨大贡献。

目录

文摘

英文文摘

声明

第一章绪论

1.1短波通信概述

1.2数字信号处理器介绍

1.2.1 DSPs的发展概况

1.2.2 DSPs的应用前景

1.3课题背景及发展趋势

1.4课题主要研究内容

1.5课题开发的平台

第二章零中频激励器数学模型

2.1激励器数字化的趋势

2.2数字化激励器零中频的解决方案

2.3单通道数字化激励器数学模型

2.4多信道数字化激励器数学模型

第三章数字变频理论及边带滤波器

3.1多速率信号处理理论

3.1.1概述

3.1.2整数倍内插

3.2半带滤波器

3.3级联积分梳状(CIC)滤波器

3.4单边带信号的产生

3.4.1单边带通信概述

3.4.2边带复滤波器

3.4.3数字边带滤波器的设计

第四章系统分析及硬件实现

4.1数字信号处理器选型

4.1.1系统可实现的时间裕量分析

4.1.2 TMS320c6416处理器简介

4.1.3 C6416时钟选择和启动配置方案

4.2多信道数据的采集

4.3数字上变频器GC4116

4.4系统多供电电源的设计

4.5系统方案框图

4.6 DSP自举加载(BOOTLOADER)的实现

4.6.1DSP系统引导介绍

4.6.2 16-bit宽FLASH与C6416 EMIFB的接口设计

4.6.3二级搬移程序的编写方法

4.6.4程序代码文件的提取及重组

4.6.5仿真环境下16-bit FLASH程序的烧写

第五章系统软件设计

5.1系统软件结构

5.2多个FIR滤波器在C6416上的并行实现

5.2.1C6416内核资源分析

5.2.2 DSPs的循环寻址技术

5.2.3 FIR对称性对DSP计算量的影响

5.2.4多点FIR并行实现的基本思想

5.3数字自动增益控制(AGC)的实现

5.3.1AGC概述

5.3.2单边带AGC的实现

5.3.3 AM-AGC的实现

5.4 AGC中关键算法的DSP实现

5.4.1求平方根的定点算法实现

5.4.2快速对数算法

5.5数据的定标--Q格式问题

第六章系统设计注意问题

6.1 DSP编程设计与优化的几点考虑

6.2多层PCB板级设计

结束语

致谢

参考文献

附录