首页> 中文学位 >超高速DDS原理分析与研究
【6h】

超高速DDS原理分析与研究

代理获取

目录

文摘

英文文摘

声明

第一章 绪论

1.1 课题研究背景

1.2 国内外研究动态

1.3 课题研究意义

1.4 课题研究方法与主要工作

第二章 DDS工作原理及功能仿真

2.1 DDS特点

2.2 工作原理

2.3 工作模式

2.3.1 Single—Tone(000)

2.3.2 Unramped FSK(001)

2.3.3 Ramped FSK(010)

2.3.4 Chirp(011)

2.3.5 BPSK(100)

2.4 模块电路

2.4.1 相位累加器

2.4.2 相位/幅度转换电路

2.4.3 高速DAC

2.4.4 PLL可编程倍频器

2.4.5 乘法器

2.4.6 数字滤波器

2.5 软件与硬件

第三章 验证

3.1 芯片实现及验证

3.1.1 芯片设计

3.1.2 测试结果

3.2 系统验证

第四章 应用

4.1 科技高速发展对DDS技术研究的需求

4.2 基于DDS的新型T/R组件

4.3 DDS在软件无线电中的应用

第五章 总结与展望

5.1 总结

5.2 展望

参考文献

附 录

展开▼

摘要

近几年随着数字集成电路和微电子技术的发展,DDS技术也迅速发展并走向实用。随着这种频率合成技术的发展,其已经广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表等领域。 之所以选该课题,是因为本人在学习期间,承担国家直接数字频率合成器(DDS)型谱项目。由于当时整机单位使用的高性能DDS电路主要依靠进口,为了解决这个问题,国家支持自主研发高性能DDS电路,本人研发期间,主要负责DDS电路整体设计及仿真。 本论文主要论述了DDS国内外发展情况、DDS特点、DDS原理以及具体实现。一般DDS电路包括DDS CORE、DAC、PLL以及时序控制逻辑,其中DDS CORE包括相位累加器与相位/幅度转换两部分,是DDS电路中核心部分。该DDS速度可以达到300MHz,频率调节字为48位,相位调节字为14位,幅度调节字为12位,内嵌DAC的转换速度高达300MHz。本文研究的DDS具有Single-Tone、Unramped FSK、Ramped FSK、Chirp、BPSK五种工作模式,可以通过编程控制工作模式。为了方便用户使用,本论文还研究了DDS的高速接口问题,该DDS同时具有并行编程和串行接口功能,其中并行速度达到100MHz,串行速度达到10MHz。本课题研究的完成,为以后进一步开发高性能的DDS电路打下了坚实的基础,为国防事业做出了贡献。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号