USB 2.0 PHY中的数字逻辑电路的设计与验证

摘要

USB 2.0 PHY(Physical Layer,PHY)对于USB设备有较强的通用性，它既可以作为单独的芯片在USB系统中使用，也可以作为一个IP核，集成到一些需要USB 2.0接口的SoC芯片中。本在SEP5020芯片中已有的USB控制器基础上，通过对其接口修改将原有的USB 1.1 PHY升级为USB 2.0PHY，完成对该芯片的USB接口功能升级。
　　 本文分析了USB 2.0 PHY的数据层和协议层之间的关系，根据UTMI协议的要求对设计进行硬件功能划分，着重介绍了USB 2.0 PHY中的数字逻辑收发电路和UTMI接口电路的设计。论文详细阐述了收发控制状态机设计、NRZI(Non Return to Zero Invert，NRZI)编码设计、UTMI设计，同时对设计中的难点进行了深入的分析：针对收发状态机在高速传输数据时难以确定传输同步开始与结束，采用了高速握手机制；针对数据传输中误码率高和如何提高抗干扰能力，采用了NRZI编译码和位填充方式进行数据传输。
　　 在设计完成后进行了功能验证。验证分为两大部分，一个是将收发电路模块集成至VMT(Verfication Modeling Technology,VMT)仿真验证平台中，通过USB主机和设备通信来验证硬件设备USB 2.0 PHY的正确性；二是将设计集成至SEP5020芯片验证环境中，在FPGA上进行功能验证。通过对同一组数据的接收和发送的结果对比来验证本设计的收发逻辑功能的正确性，结果显示本设计的逻辑功能是正确的。论文的最后部分比较了同类产品设计的性能，探讨了USB 2.O PHY设计中的还需进一步改进的方向，总结了本文的研究工作。