无线通信用小数频率综合器数字电路关键技术研究

摘要

频率综合器是无线收发机射频前端芯片的关键模块，功能是提供稳定的、可编程的、低噪声的本地振荡信号，其性能决定或影响着整个无线收发系统的性能。在基于锁相环的频率综合器中，分频器是其中一个重要的模块，它是频率综合器能提供多个高精度频率信号并同时实现高频低功耗工作的关键和前提。小数分频技术的提出，打破了频率综合器环路带宽和信道间隔之间的限制关系，使其具有频率切换速度快、精度高、噪声小等优点，引起了人们越来越多的关注。
　　 本文在介绍锁相环式频率综合器的结构、应用及分类的基础上，分析了整数频率综合器中环路带宽的限制问题，并给出了小数频率综合器的原理分析，同时列举了评价其性能的相应指标。本文重点讨论了小数频率综合器的核心电路∑-△调制器的设计，给出了多级噪声整形(Multi-stageNoiseShaping，MASH)和单环(Single-Loop)两种结构的原理分析和仿真结果。
　　 对于应用于DAB收发机系统中的小数分频器，本文采用SMIC0.18μmCMOS工艺设计了一个由基于脉冲吞咽计数器的可编程分频器和MASHl-1-1结构的∑-△调制器构成的实现小数分频功能的数字分频器，用数字集成电路设计的方法进行了功能仿真、逻辑综合和布局布线，给出了后仿真结果，并进行了流片。在片测试结果表明，1.8V电源电压下，小数分频器的工作频率范围为350-460MHz，当输入频率为460MHz，分频比为640.75时，输出频率为718kHz。核心面积约为0.1mm2。
　　 另外，本文采用CSMC0.18μmCMOS工艺设计了一个应用于2.4GHz无线通信用收发机系统中的小数分频器和SPI接口模块，其中∑-△调制器采用单环结构结构，并加入了抖动(Dither)模块，以增加输出序列的长度。对该电路进行了功能仿真、逻辑综合和布局布线，给出了动态仿真结果和静态时序分析报告，达到设计指标，并进行了流片。

目录

声明

摘要

第1章 绪论

1．1 课题研究背景

1．1．1 选题背景

1．1．2 频率综合技术的发展

1．2 课题研究的目的和意义

1．3 论文的主要工作和结构安排

1．3．1 论文的主要工作

1．3．2 论文的结构安排

第2章 锁相环频率综合器的基本理论

2．1 锁相环的基本原理

2．1．1 锁相环的定义和结构

2．1．2 锁相环的应用

2．1．3 锁相环的分类

2．2 基于锁相环的小数频率综合器

2．2．1 整数频率综合器中环路带宽的限制

2．2．2 小数频率综合器的原理分析

2．3 小数频率综合器系统参数及性能标准

2．3．1 相位噪声(Phase Noise)

2．3．2 杂散(spur)

2．3．3 调谐范围(Tuning Range)

2．3．4 频率精度(Frequency Accuracy)

2．3．5 频率分辨率(Frequency Resolution)

2．3．6 锁定时间(Locking Time)

第3章 数字IC的设计流程

3．1 传统的设计流程

3．1．1 规范和RTL编码

3．1．2 动态仿真

3．1．3 约束、综合和扫描插入

3．1．4 形式验证

3．1．5 静态时序分析(Static Timing Analysis，STA)

3．1．6 布局、布线和验证

3．2 Verilog HDL的简介

3．2．1 Verilog语言的历史

3．2．2 Verilog HDL和C语言的比较

3．2．3 面向综合的Verilog HDL

第4章 小数分频器核心电路Σ-Δ调制器的设计

4．1 Sigma-Delta技术

4．1．1 量化(Quantization)

4．1．2 过采样技术

4．1．3 噪声整形技术

4．1．4 Σ-Δ调制器(Sigma-Delta Modulator)

4．2 Σ-Δ调制器的结构

4．2．1 MASH1-1-1结构

4．2．2 Single-Loop结构

4．3 Σ-Δ调制器性能指标

4．3．1 Idle Tone

4．3．2 动态范围及稳定性

4．4 基于MASH1-1-1结构的Σ-Δ调制器设计

4．4．1 MASH1-1-1结构的设计

4．4．2 功能仿真和分析

4．5 基于Single-Loop结构的Σ-Δ调制器设计

4．5．1 小数分频器的精度计算

4．5．2 Single-Loop结构的设计

4．5．3 加入Dither模块改善噪声整形性能

4．5．4 功能仿真和分析

第5章 小数分频器的设计和实现

5．1 应用于DAB收发机系统的小数分频器

5．1．1 整体框架

5．1．2 可编程分频器的设计和功能仿真

5．1．3 小数分频器的综合和PR后仿真

5．1．4 小数分频器的测试

5．2 应用于2．4GHz无线通信收发机的小数分频器

5．2．1 整体框架

5．2．2 可编程分频器的设计和功能仿真

5．2．3 小数分频器的综合和动态仿真

5．2．4 小数分频器的布局布线和PR后仿真

第6章 2．4GHz无线通信收发机SPI接口和寄存器组的设计

6．1 SPI接口的原理

6．2 SPI接口和寄存器组的设计

6．2．1 设计框架和原理

6．2．2 前仿真

6．2．3 逻辑综合及门级网表仿真

6．2．4 布局布线及后仿真

第7章 总结与展望

7．1 工作总结

7．2 工作展望

致谢

参考文献

附件：攻读硕士学位期间发表的论文