声明
摘要
第一章 绪论
1.1 SerDes技术的发展演进
1.1.1 光纤通信
1.1.2 局域网通信
1.1.3 板级数据通信
1.2 SerDes系统的构成
1.3 复接器的研究现状
1.4 论文的主要工作
第二章 复接器系统设计基础
2.1 逻辑电平
2.1.1 CMOS反相器
2.1.2 CML反相器
2.1.3 总结
2.2 复接器的基本结构
2.2.1 串行复接器
2.2.2 并行复接器
2.2.3 树型复接器
2.3 半速率高速2∶1复接器
第三章 10∶1复接器的系统级设计
3.1 系统设计要求
3.2 传统设计以及问题
3.3 问题的解决与改进
第四章 10∶1复接器电路设计
4.1 高速CML电路设计
4.1.1 高速半速率2∶1复接电路设计
4.1.2 高速二分频电路设计
4.1.3 输出缓冲电路设计
4.2 低速CMOS电路设计
4.2.1 低速4∶1复接器设计
4.2.2 四相位切换电路设计
4.2.3 5B/4B转换电路设计
4.3 电平转换电路设计
4.3.1 CMOS转CML电路设计
4.3.2 CML转CMOS电路设计
4.4 偏置电路设计
4.4.1 带隙基准电压电路设计
4.4.2 电压电流转换电路设计
第五章 10∶1复接器版图设计与系统集成
5.1 10∶1复接器的版图设计
5.1.1 整体布局设计
5.1.2 关键模块版图设计
5.2 复接器整体版图与后仿真结果
5.3 系统集成
5.3.1 6.25GHz锁相环时钟倍频器介绍
5.3.2 集成系统版图
5.4 集成系统后仿真结果
第六章 总结
参考文献
致谢