13GHz VCO及锁相环设计

摘要

无线收发系统的主要模块包括收发链路以及频率综合器(frequency synthesizer，FS)，尤其是频率综合器（频综）是影响无线收发系统的信号质量的重要因素，为其提供本地振荡信号。压控振荡器(voltage controlled oscillator，VCO)和预二分频器在基于锁相环的频综中工作频率最高，性能的好坏是频综能够稳定工作的关键和前提。
　　本文首先详述了频综在通信系统的功能以及指标，在介绍锁相环(phase-locked loop，PLL)式频综的工作原理、噪声模型以及线性化模型的基础上，确定了频综结构，并根据最大相位裕量法以及综合考虑噪声杂散等指标，进行环路参数设计。然后，详述了VCO的种类和性能指标，确定了电感电容压控振荡器(LC voltage controlled oscillator，LC-VCO)的结构和各模块电路级参数，并且详述了预二分频器的类型并确定了结构，进行理论性分析和设计参数，给出了仿真以及测试结果。最后，对频综其他电路（鉴频鉴相器/电荷泵、分频器）行为级建模，并对附加电路（自动增益控制、串行外设接口、时序控制模块）编写Verilog代码并对整个PLL数模混合仿真，给出了仿真结果。
　　本文采用的是TSMC0.13μm CMOS工艺，设计了一个全N型金属-氧化物-半导体(N metal oxidesemiconductor，NMOS)的LC-VCO以及基于电流模式逻辑(current mode logic，CML)锁存器的预二分频器，对其设计并且流片测试。同时，本文完成了整数PLL的数模混合仿真。在片测试结果表明，1.2V电源电压下，LC-VCO的输出频率为12.4-15.2GHz，在15.2GHz频率下相位噪声为-119.74dBc/Hz@1MHz，输出功率为0.66dBm，核心电路功耗为11.88mA，核心面积为0.56×0.84 mm2;预二分频器的自激频率为17GHz，频率范围为11～21GHz，电流5.12mA，核心面积约30×25um2;数模混合电路中，串行外设接口(serial peripheral interface，SPI)的工作时间是3.2us，自动频率校准(automatic frequency control，AFC)工作6 us左右，选择好调谐曲线后，锁相环工作14us左右，因此，经过24us，得到期望的频率16GHz，此时调谐电压幅度为0.7325V，波动约0.9mV。

目录

声明

摘要

第1章 绪论

1．1 课题背景及意义

1．2 研究现状

1．2．1 频率综合器研究现状

1．2．2 压控振荡器研究现状

1．2．3 预二分频器研究现状

1．3 设计内容与设计指标

1．4 论文组织结构

第2章 频率综合器体系结构及环路参数设计

2．1 频率综合器在无线收发机中的作用

2．2 频率综合器的指标

2．3 频率综合器的结构确定

2．3．1 频率综合器的实现方式

2．3．2 频率综合器的结构确定

2．4 电荷泵锁相环的结构与线性化模型

2．4．1 PFD／CP、VCO以及分频器的线性模型

2．4．2 环路滤波器

2．4．3 电荷泵PLL线性模型及系统传输函数

2．5 电荷泵锁相环噪声模型分析

2．6 电荷泵锁相环的环路参数设计

2．6．1 环路带宽ωc

2．6．2 VCO的频率增益Kvco以及分频比N

2．6．3 电荷泵电流Icp

2．6．4 环路滤波器元件参数

2．6．5 参数总结

2．7 小结

第3章 电感电容压控振荡器设计

3．1 压控振荡器概述

3．1．1 VCO种类

3．1．2 VCO的性能指标

3．2 相位噪声模型

3．3 LC-VCO的结构选择

3．4 LC-VCO的参数设计

3．4．1 电感的选取

3．4．2 开关电容阵列

3．4．3 可变电容

3．4．4 交叉耦合管

3．4．5 电流源设计以及噪声优化

3．4．6 缓冲电路

3．5 VCO版图设计和后仿真结果

3．6 VCO芯片测试

3．6．1 VCO芯片测试方案

3．6．2 测试结果

3．7 小结

第4章 高速预二分频器设计

4．1 模拟分频器

4．1．1 密勒分频器

4．1．2 注入锁定分频器

4．2 数字分频器

4．2．1 源级耦合触发器SCL

4．2．2 伪差分结构触发器CML

4．2．3 真单相时钟触发器TSPC

4．3 CML预二分频器分析

4．3．1 CML预二分频器理论分析

4．3．2 CML预二分频器的动态特性

4．4 CML预二分频器设计

4．5 预二分频器版图设计及后仿结果

4．5．1 分频器版图

4．5．2 后仿真结果

4．6 预二分频器芯片测试结果

4．7 小结

第5章 频率综合器的数模混合仿真

5．1 PFD／CP以及分频器的行为级建模

5．1．1 PFD行为级建模

5．1．2 CP行为级建模

5．1．3 分频器行为级描述

5．2 辅助模块设计

5．2．1 SPI以及时序控制模块

5．2．2 自动频率控制

5．3 系统级环路仿真

5．4 小结

第6章 总结与展望

6．1 总结

6．2 展望

致谢

参考文献

攻读硕士学位期间发表的论文