声明
摘要
第一章 绪论
1.1 研究背景
1.2 硬件多线程处理器研究现状
1.3 论文研究内容及意义
1.4 论文组织结构
第二章 硬件多线程处理器的设计技术
2.1 流水线技术
2.1.1 数据相关
2.1.2 控制相关
2.1.3 结构相关
2.2 硬件多线程技术
2.2.1 细粒度多线程
2.2.2 粗粒度多线程
2.2.3 同时多线程
2.2.4 单芯片多处理器
2.3 线程切换的硬件保护机制
2.4 本章小结
第三章 硬件多线程处理器的架构扩展设计
3.1 线程级并行实现方式分析
3.2 线程级并行度分析
3.3 系统整体架构设计
3.4 处理器指令流水线架构的多线程扩展
3.4.1 基准处理器的指令流水线架构
3.4.2 硬件多线程处理器的指令流水线架构
3.4.3 流水线效率提升理论分析
3.5 中断派发机制
3.6 硬件线程调度策略
3.7 本章小结
第四章 硬件多线程处理器的电路设计与实现
4.1 矢量中断控制器设计
4.1.1 中断产生逻辑
4.1.2 优先级管理器
4.2 中断派发器设计
4.2.1 线程状态寄存器组
4.2.2 中断派发逻辑
4.3 处理器指令流水线的多线程扩展设计
4.3.1 中断处理接口的多线程扩展设计
4.3.2 通用寄存器组的多线程扩展设计
4.3.3 译码级多线程扩展设计
4.3.4 执行级多线程扩展设计
4.3.5 取指级多线程扩展设计
4.4 同步信号量单元设计
4.4.1 硬件信号量
4.4.2 自旋锁机制的实现
4.5 本章小结
第五章 硬件多线程处理器的FPGA验证与结果分析
5.1 FPGA功能验证
5.2 实验结果分析
5.2.1 流水线性能
5.2.2 中断响应延迟
5.2.3 中断处理时间
5.2.4 综合面积
5.3 本章小结
第六章 总结与展望
6.1 总结
6.2 展望
致谢
参考文献
作者简介
东南大学;