基于数据驱动的时钟门控技术的物理实现

摘要

在高性能微处理器和SoC中，时钟树功耗占总功耗很大比重，时钟门控技术是有效降低时钟树功耗的方法。基于综合的时钟门控技术遗留了大量冗余的时钟脉冲，时钟门控效率低，时钟树功耗优化效果不理想。采用基于数据驱动的时钟门控（Data-driven Clock Gating，DDCG）技术能够有效关断冗余时钟脉冲，提高时钟门控效率，进一步降低时钟树功耗。
　　本文以基于数据驱动的时钟门控技术为研究重点，综合考虑寄存器翻转矢量之间的相关性和每个寄存器的物理位置，实现寄存器群组最优化。本文将寄存器群组过程抽象为最小成本完美匹配(MCPM)问题，采用DDCG寄存器群组算法获取最优化的寄存器群组方式。该算法主要包括三部分:1）Edmonds算法实现一般图加权最优匹配;2）状态矢量处理算法获取寄存器群组冗余时钟脉冲数量，用以表征寄存器翻转矢量之间的相关性;3）最小覆盖圆算法确定寄存器群组最小覆盖圆直径，用以表征寄存器物理位置的影响。针对传统的DDCG技术面积开销大的问题，本文给出了门控效率排序与筛选、组合式群组和异或逻辑近似等改进方法，实现功耗优化和面积开销的平衡。
　　本文基于SMIC40nm LOGIC工艺，首先在ISCAS89基准电路上进行了物理实现和仿真实验，并分析了该技术的适用条件，然后以DW8051和Cortex-M3处理器作为案例进行了详细的数据分析和对比。结果表明，与基于综合的时钟门控技术相比，采用改进的DDCG技术时，时钟树功耗分别降低了33.13％和35.34％，总功耗分别降低了20.65％和16.42％，面积分别增加了12.5％和9.67％。与传统的DDCG技术相比，采用改进的DDCG技术时，时钟树功耗分别降低了17.01％和31.92％，总功耗分别降低了14.3％和13.08％，面积分别降低了11.41％和11.74％。

目录

声明

摘要

第一章 绪论

1．1 研究背景

1．2 国内外研究现状

1．3 研究内容及设计指标

1．4 论文组织结构

第二章 时钟门控功耗优化技术综述

2．1 功耗优化的层次

2．2 时钟门控技术的原理

2．2．1 时钟门控降低动态功耗

2．2．2 时钟门控技术的实现形式

2．2．3 时钟门控的评价指标

2．3 数据驱动时钟门控技术研究现状

2．4 本章小结

第三章 基于数据驱动时钟门控技术的设计与改进

3．1 DDCG的基本工作原理

3．1．2 基本DDCG结构功耗与数据翻转率

3．1．2 基本DDCG结构功耗与数据翻转率

3．1．3 DDCG电路的时序分析

3．1．4 DDCG技术的物理实现流程

3．2 寄存器状态矢量提取

3．2．1 寄存器名列表获取

3．2．2 VPI接口程序定义

3．2．3 VCS网表仿真

3．3 寄存器群组算法的研究

3．3．1 图论的基本概念

3．3．2 常用匹配的算法

3．3．3 DDCG寄存器群组算法

3．4 传统DDCG电路的改进

3．5 本章小结

第四章 基于数据驱动时钟门控技术的效果验证

4．1 物理实现与仿真实验环境

4．1．1 EDA工具环境

4．1．2 工艺环境

4．2 仿真结果与对比分析

4．2．1 ISCAS89电路仿真结果分析

4．2．2 DW8051电路仿真结果分析

4．2．3 Cortex-M3电路仿真结果分析

4．2．4 电路改进前后的仿真结果对比

4．2．5 与相关文献的横向对比

4．3 本章小结

第五章 总结与展望

5．1 总结

5．2 展望

致谢

参考文献