大功率器件用氮化钨各向异性刻蚀工艺设计与实现

摘要

氮化钨是一种很重要的宽带隙半导体材料。与其他半导体材料相比，氮化钨的化学性质不活泼，并且具有很强的化学键，但是高键能也使得在刻蚀氮化钨时需要比其他半导体材料更高的激活能。同时氮化钨还是一种具有优良机械和热稳定性能的陶瓷材料，能够很好的应用到半导体的制作当中。由此本文主要探讨半导体材料当中大功率器件氮化钨各向异性刻蚀工艺。
　　本文主要研究和分析大功率器件氮化钨各向异性刻蚀工艺的设计和实现。论文首先对研究背景及意义、国内外与本课题相关的半导体材料、刻蚀技术、氮化物半导体材料等研究资料进行综述，并详细阐述干法刻蚀和湿法刻蚀的基本原理及分类，为本文的研究奠定一定的理论基础。结合氮化钨各向异性的特性，选择干法刻蚀作为主要的研究方法，具体设计了刻蚀工艺。本课题基于应用材料公司的Centura型反应离子刻蚀机对氮化钨薄膜进行图形化开发，采用CHF3/CF4作为刻蚀气体，评估了射频功率、工艺腔压力、气体流量等工艺参数对刻蚀性能的影响，优化后的工艺菜单对下层衬底的Si及SiO2的损失量具有较好的控制。
　　电学测试结果显示，在0-5V区间，保持了良好的线性，电阻值曲线也没有明显的波动。整片硅片在5V电压时，各个die的电阻值集中在243kΩ左右，并且保持良好的均匀性。当前层的Si侧壁形貌较直时，侧壁底部的W2N在刻蚀后会留下残留，引起局部短路，在电学测试中，PCM结构的测试显示异常;当前层Si在淀积W2N之前利用Pre-clean处理后，侧壁角度较小，侧壁上的W2N在采用相同的刻蚀菜单时也能够去除干净。基于这个机理，对前层Si进行了优化，减小Si图形侧壁倾角。最终确认了刻蚀工艺能够满足W2N刻蚀的需求，保证W2N去除干净的情况下，对下层的损失量在可控范围内，并且，在片内均匀性优良。
　　本文所设计刻蚀工艺技术应用到LDMOS器件实际生产中。达到了LDMOS芯片工艺制程要求:对下层衬底SiO2的过刻蚀损失量小于500埃，且氮化钨刻蚀的侧向线宽损失小于0.2μm，刻蚀的均匀性小于5％。使用该刻蚀技术研制的LDMOS器件在(485～606)MHz频率范围、脉宽20ms、占空比35.7％的工作条件下，输出功率大于350W，增益大于17dB，效率大于52％。

目录

声明

摘要

第一章 绪论

1．1 研究背景及意义

1．2 国内外研究现状

1．2．1 半导体材料的发展

1．2．2 刻蚀技术的研究与发展

1．2．3 氮化物半导体材料的研究

1．3 论文组织

1．4 设计指标

第二章 氮化钨各向异性刻蚀的机理

2．1 湿法刻蚀

2．1．1 湿法刻蚀的基本原理

2．1．2 湿法刻蚀的分类及优缺点

2．1．2 氮化物湿法刻蚀

2．2 干法刻蚀

2．2．1 干法刻蚀的原理

2．2．2 干法刻蚀的分类

2．2．3 氮化物干法刻蚀的主要方法

第三章 氮化钨各向异性刻蚀工艺方法及实验设备选择

3．1 氮化钨的刻蚀要求及其刻蚀方法

3．1．1 氮化钨刻蚀工艺的要求

3．1．2 氮化钨刻蚀方法

3．2 氮化钨刻蚀工艺实验设备及材料

3．2．1 实验设备

3．2．2 实验材料

第四章 氮化钨各向异性刻蚀工艺设计

4．1 主刻蚀工艺参数确定

4．1．1 功率和压力

4．1．2 气体流量

4．1．3 综合参数确定

4．1．4 主刻蚀工艺Si损失量的确认

4．2 过刻蚀工艺的设计

4．3 刻蚀残留物的去除工艺

第五章 氮化钨各向异性刻蚀工艺验证及测试

5．1 主刻蚀工艺的验证

5．2 过刻蚀工艺的验证

5．3 刻蚀残留物去除工艺的验证

5．4 器件电学参数测试

5．4．1 测试目的

5．4．2 测试结果

5．5 设计指标验证

第六章 结论与展望

6．1 总结

6．2 展望

参考文献

致谢