应用于存储服务器接口的信号完整性设计

摘要

目前大部分存储服务器高速接口配置都采用第三代双倍速率同步动态随机存取存储器(Double-Data-Rate Three Synchronous Dynamic Random Access Memory, DDR3)和第二代串行连接小型计算机系统接口（Serial Attached SCSI，SAS2），这些接口面对海量的数据存储要求已经捉襟见肘，很大程度上影响了存储效率和用户体验。
　　本文从信号完整性的角度出发，优化和设计了更高速率的存储服务器高速接口，主要针对DDR4(Double Data Rate4)并行总线和SAS3(Serial Attached SCSI3)高速串行总线的信号完整性进行了分析、设计和验证。首先，对信号进行前仿真，评估和确定了可以同时满足设计要求、可实现性、低价格的整体设计方案和信号拓扑结构;然后对整个信号通道进行无源仿真，用锯齿状布线的方式，有效减小了DDR4信号的串扰。另外，对SAS通道的串扰源进行了精确分析，用小于传统设计中差分对间距50％的信号间距，设计出了串扰值和传统设计相差很小的信号通道。同时，选择了性价比较高的印制电路板(Printed Circuit Board，PCB)材料，设计了可以满足插入损耗(Insertion Loss)、回波损耗(Retrun Loss)、串扰(Crosstalk)等性能指标的PCB设计规则;接着通过对信号进行时域分析与仿真，验证了PCB设计规则，并优化了去加重，均衡等芯片参数，同时进行了PCB制版;最后，用实际测试的方法，对信号质量进行了测试验证，以保证产品质量。
　　本设计已经应用到最新的存储服务器中，并且已经开始量产。

目录

声明

摘要

第一章 绪论

1．1 研究背景及意义

1．2 国内外研究现状

1．3 论文研究内容及设计指标

1．3．1 主要内容

1．3．2 设计要求和指标

1．4 论文组织结构与内容

第二章 存储服务器基础和信号完整性原理

2．1 存储服务器概述

2．1．1 服务器简介

2．1．2 服务器的主要结构类型

2．1．3 塔式服务器

2．1．4 机架式服务器

2．1．5 刀片式服务器

2．2 信号完整性基础原理概述

2．3 存储服务器接口设计中面临的信号完整性问题

2．3．1 码间干扰(ISI)

2．3．2 反射

2．3．3 串扰(Crosstalk)

2．3．4 信号损耗

2．4 应用于存储服务器中的高速接口技术

2．4．1 DDR4接口信号完整性设计新技术

2．4．2 SAS技术简介和技术优势

2．4．3 SAS 3．0接口信号完整性设计要求

2．5 本章小结

第三章 存储服务器接口信号完整性设计和仿真

3．1 存储服务器架构方案选择

3．2 PCB叠层设计和PCB材料选择

3．3 信号完整性仿真建模

3．3．1 过孔信号完整性建模

3．3．2 传输线信号完整性建模

3．4 存储服务器接口信号完整性仿真

3．4．1 DDR4接口信号完整性仿真方法

3．4．2 DDR4接口信号完整性仿真

3．4．3 SAS 3．0接口信号完整性仿真

3．4．4 设计指标和仿真结果对比

3．5 PCB版图设计

3．5．1 DDR4接口PCB版图设计

3．5．2 SAS 3．0接口PCB版图设计

3．6 产品实物图

3．7 本章小结

第四章 信号完整性测试验证

4．1 DDR4接口信号完整性测试验证

4．2 SAS 3．0接口信号完整性测试验证

4．3 本章小结

5．1 总结

5．2 展望

致谢

参考文献

作者简介