高性能微处理器IP核的静态时序分析与设计

目录

第一个书签之前

摘要

Abstract

目 录

第1章 绪论

1.1 研究背景与意义

1.2 后端设计的国内外研究现状

1.3 论文的研究内容

1.4 论文结构

第2章 静态时序分析的概述

2.1 延时计算方法

2.2 时序路径分析方法

2.3 静态时序分析模式

第3章 时序建模

3.1 标准单元时序建模

3.1.1 Configure文件设置

3.1.2 仿真模型配置

3.1.3 结果验证机制

3.2 非标准单元时序建模

3.2.1 时序建模环境配置

3.2.2 结构识别

3.2.3 仿真验证

3.3 SRAM模块时序建模

3.3.1 SRAM时序建模流程

3.3.2 典型信号分析

第4章 静态时序分析实现

4.1 时序环境搭建和约束设置

4.1.1 STA环境配置

4.1.2 时序约束设置

4.2 时序检查及修复

4.2.1 时序修改前报告

4.2.2 违例路径修复及方法

4.2.3 建立时间优化方法

4.2.4 保持时间优化方法

4.3 时序分析覆盖率报告

第5章 形式验证实现

5.1 形式验证原理

5.2 形式验证结果分析

第6章 总结与展望

参考文献

致谢

个人简历

在校期间发表的学术论文及研究成果