基于VME的可编程插件及其在BES触发系统中的应用研究

摘要

文中详细介绍了其中的两个例子.第一个是简化主触发逻辑的设计.该设计采用自顶向下的设计方法,整个电路分为输入信号延时、事例类型判断逻辑、事例预定标和时序判断逻辑4个部分.主触发逻辑在20M时钟下以流水线的方式工作,保证没有死时间的产生.第二个例子是任意数字信号发生器的设计.该信号发生器可以产生任意波型的数字脉冲信号,可以用于主触发和主漂移室寻迹逻辑的调试与测试,为其它插件的调试创造条件.其工作时钟20M,其初始化通过一系列的VME指令来加载,并具有软件启动,回读和检验比较的功能. 该插件研制成功为工程的预制研究和初步设计提供了极大的方便.同样的设计思想可以直接移植到基于CAMAC、VXI、CompactPCI的工程系统中去.

目录

文摘

英文文摘

第一章引言

1.1物理背景

1.2国内外高能物理实验现状

第二章现场可编程门阵列(FPGA)

2.1 FPGA的发展、特征及应用前景

2.2 Spartan系列FPGA

2.2.1 FPGA的基本结构

2.2.2 FPGA的JTAG 接口

2.3可编程逻辑器件的设计流程

第三章通用的VME逻辑插件的研制

3.1设计思想的提出

3.2插件的结构和设计介绍

3.2.1插件的VME接口电路

3.2.2输入输出信号及电平转换

2.2.3用户逻辑及其配置电路

3.3硬件设计的一些考虑

第四章插件在BESⅢ触发系统中的应用研究

4.1北京谱仪极其触发系统简介

4.1.1北京正负电子对撞机(BEPC)

4.1.2北京谱仪(BES)

4.1.3触发判选系统

4.2在可编程逻辑插件基础上研制的主触发模块（GTL）

4.2.1输入触发延时(ITD)

4.2.2查表法实现触发事例判选逻辑(TED)

4.2.3预定标逻辑

4.2.4时序判断逻辑

4.2.5系统初始化控制逻辑

4.2.6时钟启动电路的设计考虑

4.3用于测试的数字信号发送和接收模块设计

4.3.1模块的结构及基本功能

4.3.2插件FPGA部分设计及其说明

4.3.3电路工作原理

4.3.4电路仿真及测试

第五章结束语

附录(设计的VHDL源程序)

参考文献

致谢