低功耗专用指令集处理器设计与优化

摘要

专用指令集处理器作为嵌入式设计中一种新型的处理器类型,受到越来越多的设计者的关注。它是一种为特定功能而设计,并能够根据应用的需要来对处理器速度,功耗,面积等方面进行衡量,得到最优化设计的一种处理器。在嵌入式设计领域,专用指令集处理器有非常好的应用前景。
　　 本文主要介绍专用指令集处理器设计方法,包括内部结构设计和指令集设计。根据助听器算法中的多通道分离,宽动态压缩等算法,设计了加速模块,并且更新了指令集,优化了硬件结构,降低了处理器功耗。
　　 本文所做的主要研究和设计包括:(1)本文首先介绍专用指令集处理器的内部结构;(2)介绍该处理器中的指令集,包括在该处理器中该指令集是如何正常工作的;(3)按照专用指令设计方法,设计了指数运算模块,对数运算模块等加速模块;(4)重点介绍了针对助听器算法中较为常用的FFT运算中的蝶形运算模块;(5)对存储器电路进行了深入的分析,从内部结构到电路的整体特性进行了细致的介绍;(6)针对本处理器设计了循环缓存结构,优化了程序存储器结构,减少了整个处理器的功耗。
　　 本文对专用指令集处理器电路进行了深入的分析和设计,并且给出了FPGA验证,物理硬件设计,后仿结果,功能验证以及芯片的功耗评估结果。程序存储器采用改进的循环缓存结构后,处理器功耗降低20％,实现低功耗存储器设计。芯片的裸片面积为1.33X1.23mm2。在实际的芯片测试中,工作频率为20MHz,芯片的总功耗为162μ W/MHz,符合极低功耗的设计要求。

目录

文摘

英文文摘

第1章 绪论

1.1 选题背景

1.2 ASIP背景概述

1.3 ASIP设计概述

1.4 低功耗相关技术

1.4.1 静态功耗

1.4.2 动态功耗

1.5 处理器低功耗设计优化

1.6 整体设计思路及实现手段

1.7 论文的主要结构

第2章 ASIP处理器结构设计

2.1 专用指令集处理器结构

2.2 处理器内部模块电路设计

2.2.1 程序计数器单元

2.2.2 指令译码器单元

2.2.3 算术逻辑单元

2.2.4 乘累加(MAC)单元

2.2.5 地址产生单元(AGU)

2.2.6 寄存器堆模块

2.2.7 存储器单元

2.2.8 处理器相关外围设备

2.3 处理器指令集

2.3.1 处理器指令分类

2.3.2 数据传输类指令设计

2.3.3 数据运算类指令设计

2.3.4 32位长运算类指令设计

2.3.5 过程控制类指令设计

2.4 处理器流水线

2.5 本章小结

第3章 专用指令集处理器算法及应用

3.1 语音助听器算法设计

3.1.1 多通道分离算法

3.1.2 宽动态压缩算法

3.1.3 噪声消除算法

3.2 关键算法指令

3.2.1 主函数设计

3.2.2 WDRC指令设计

3.2.3 消噪运算指令设计

3.3 助听器算法的指令程序

3.4 专用指令设计及其模块设计方法

3.5 对数,开方等运算类专用指令模块设计

3.6 基于ASIP设计方式的Butterfly运算设计

3.7 小结

第4章 程序存储器低功耗优化设计

4.1 存储器设计分析

4.1.1 存储器面积结构

4.1.2 存储器内部电路结构

4.1.3 存储器电路功耗分析

4.2 存储器设计方法分析

4.3 存储器循环缓存设计

4.3.1 存储器设计讨论

4.3.2 循环缓存设计

4.3.3 循环缓存的结构

4.3.4 对于循环缓存结构的改进型设计

4.4 小结

第5章 ASIP设计实现和相关功耗结果

5.1 功能仿真和FPGA验证

5.1.1 前端功能仿真

5.1.2 FPGA验证

5.2 ASIP设计及其相关的流程

5.2.1 综合设计综述

5.2.2 综合准备阶段

5.2.3 综合脚本的编写

5.2.4 功耗仿真

5.2.5 后端版图布局布线

5.2.6 电路后仿真

5.3 循环缓存功耗优化对比

5.4 功能验证

5.5 ASIP芯片版图和验证结果

5.6 小结

结论

全文总结

改进及后续工作建议

参考文献

致谢

附录A 攻读学位期间所发表的学术论文目录