X-DSP定点乘累加的设计优化与验证

摘要

数字信号处理器（Digital Signal Processors，DSP）是一种用于数字信号处理的嵌入式微处理器，被广泛应用在现代通信、图像处理和雷达信号处理等领域。
　　X-DSP处理器是一款自主研制的64位DSP处理器。该DSP采用超长指令字（Very Long Instruction Word，VLIW）结构，可以同时派发11条指令，主频为1GHz。本文依托X-DSP的研究与开发，设计了一个64位单指令多数据流（SIMD）的定点乘累加运算部件（IMAC）。该部件能够实现高速的定点加法、乘法、乘加、乘减及数据搬移等运算。本文的主要工作和创新点包括：
　　1、采用并行前缀加法器的KS（Kogge-Stone）树结构实现了一个32/64位SIMD的加法器。该加法器不仅支持有符号/无符号运算，而且支持饱和处理和异常处理。本文提出一种复用加法器的方法，实现MOV指令中的数据搬移。基于40nm工艺在Typical的工作条件下进行综合，该加法器的关键路径为280ps，单元面积为4420μm2，功耗为105uw。
　　2、基于Wallace树形的乘法器结构和Booth算法，实现了一个32/64位SIMD的乘法器。本文针对复用的乘法器结构，由2个32x32位的乘法器和2个64x32位的乘法器改造成4个32x32乘法器来实现，关键路径的延时减少了2.2％，面积减少了14.5%，功耗减少了21.4%。
　　3、分析X-DSP的体系结构，完成定点乘累加部件的设计。针对定点乘累加部件的各个模块，分析关键路径的时序。采用香农扩展运算、逻辑复制、模块复用与资源共享等时序优化方法，对定点乘累加部件进行优化。优化后，本文基于40nm工艺在Typical的工作条件下，使用DC工具进行综合，定点乘累加部件的关键路径为450ps，单元面积为47672μm2，功耗为35mw。
　　4、研究了定点乘累加部件的功能验证点，并制定了详细的验证方案。采取模块级、系统级的模拟方法和形式化验证方法，对定点乘累加部件进行了全面的验证。

目录

封面

声明

目录

中文摘要

英文摘要

第一章 绪论

1.1 课题的背景与研究意义

1.2 课题技术研究现状

1.3 X-DSP内核的总体结构

1.4 论文的研究内容和组织结构

第二章 X-DSP中定点MAC的研究与设计

2.1 定点MAC单元的指令设计

2.2 定点MAC的总体结构设计

2.3 定点MAC的算法映射

2.4 乘法器模块的设计与实现

2.5其它关键模块的研究与实现

2.6 本章小结

第三章 定点MAC的优化与综合

3.1 定点MAC模块的优化

3.2 逻辑综合

3.3 综合性能评估

3.4 本章小结

第四章 定点MAC功能验证

4.1 验证概述

4.2 模块级验证

4.3 系统级验证

4.4 形式化验证

4.5 本章小结

第五章 结束语

5.1 工作总结

5.2 工作展望

致谢

参考文献

作者在学期间取得的学术成果目录