声明
第一章 绪 论
1.1 研究背景
1.2 集成电路可测性设计技术概述
1.3 相关测试技术研究现状
1.4 本文主要工作
1.5 本文结构
第二章 低成本并发在线测试BIST结构
2.1 引言
2.2 多层解码逻辑结构分析
2.3 低开销并发在线测试BIST结构
2.4 多层解码结构低开销优化方案
2.5 实验结果与分析
2.6 本章小结
第三章 基于块融合与相容性的测试数据编码压缩研究
3.1 引言
3.2 BM编码测试压缩的局限性
3.3 基于块融合与相容性的测试数据编码压缩方案
3.4 基于块融合与8特征码的测试数据编码压缩方案
3.5 本章小结
第四章 面向数据块编码压缩的块内重排序优化技术
4.1 引言
4.2 块内排序对数据块编码压缩的影响
4.3 块内重排序优化技术
4.4 实验结果与分析
4.5 本章小结
第五章 扫描移位测试功耗优化技术研究
5.1 引言
5.2 相关技术背景
5.3 扫描移位测试功耗优化技术
5.4 实验结果与分析
5.5 本章小结
第六章 结束语
6.1 论文工作总结
6.2 课题研究展望
致谢
参考文献
作者在学期间取得的学术成果