Ca(Mg1/3Ta2/3)O3/CaTiO3异质薄膜的制备及介电性能研究

摘要

介电薄膜以其优异的绝缘性能和介电性能在半导体集成电路、薄膜混合集成电路以及一些薄膜化元器件中得到广泛应用。由于厚度的急剧降低，薄膜的物理性能及化学性能相对于块体材料均发生了较大的变化，薄膜材料的制备工艺及异质复合对薄膜的结构、形貌及介电性能产生决定性的影响。研究介质薄膜的结构与性能的影响因素对于提高薄膜材料的性能以及薄膜功能器件的设计都有着重大的实际意义和应用价值。
　　本文采用Pechini法制备了Ca(Mg1/3Ta2/3)O3(CMTa)和CaTiO3(CT)前驱体溶液，在Pt(111)/Ti/SiO2/Si(100)基片上旋涂制备了Ca(Mg1/3Ta2/3)O3-CaTiO3（CMTa-CT）均质及异质薄膜，探索了制备CMTa前驱体溶液的关键工艺参数及CMTa、CT薄膜的预处理工艺。结果表明，通过调节pH值可使Ta5+与羧基酸形成螯合网络结构，在经过700℃热处理之后，螯合物脱水缩合形成含有金属桥氧Ta-O键、Ca-O键及Mg-O键等的复合氧化物网络结构。可以获得完全的钙钛矿结构的CMTa与CT薄膜。
　　分别研究了预处理时间、薄膜厚度等对CMTa、CT均质薄膜的结构及介电性能的影响。结果表明，CMTa薄膜每层所需的预处理时间比CT薄膜长，说明CMTa薄膜成核势垒比CT薄膜大。随着薄膜厚度的增加，预处理次数的增加，有利于晶体生长，晶粒间结合致密，表面粗糙度RMS降低，介电性能增强。这是由于薄膜厚度的增加减少了薄膜-电极界面死层在整个薄膜体系中所占的比例，减弱了薄膜-电极界面死层对其介电性能的负面影响。同时，随着热处理次数的增多，形成大量的细小晶粒，晶界比例增加，内应力增大，各种缺陷很容易在晶界处富集，使得介电损耗增加；继续增加薄膜的厚度，由于晶粒随着热处理次数增加而继续长大，晶界比例减小，内应力随之降低，由缺陷引起的非本证损耗降低。内应力反映了薄膜内部的缺陷浓度，从而决定了CMTa薄膜的介电损耗；所以，随着薄膜厚度的增加，CMTa薄膜的介电损耗与内应力有着相同的变化规律。
　　分别以CMTa薄膜和CT薄膜为底层，制备了不同底层、一个异质界面的CMTa-CT叠层薄膜，研究了底层对CMTa-CT薄膜体系的微观结构及性能的影响。结果表明，由于CMTa薄膜的晶胞参数比CT大，在CT/CMTa薄膜异质界面处存在着拉应力，使得CT/CMTa异质薄膜形成了光滑、致密的表面。CT/CMTa异质薄膜具有优异的介电性能，因而，减弱底层薄膜与底电极的相互扩散、改善薄膜与电极的接触可以有效地提高CT-CMTa异质薄膜的介电性能。以CT薄膜为底层制备了四种不同界面数的CMTa/CT异质薄膜。结果表明，在CMTa/CT异质薄膜中，CMTa和CT两相独立存在；异质界面处的晶格失配度可以有效地减弱粗糙度累积效应。异质界面处通常是杂质、缺陷的富集区，积聚着大量的自由电子和离子，这些带电粒子在外场作用下发生位移极化，从而在界面处形成一个高极化率夹层；并且界面层内的电场与外场同步同向，起到介电增强的作用。所以，随着异质界面数的增加，CMTa/CT异质薄膜的介电常数会逐渐增加。

目录

封面

声明

中文摘要

英文摘要

目录

第1章 绪论

1.1介电薄膜

1.1.1钙钛矿结构介电薄膜

1.1.2介电薄膜的应用

1.1.3介电薄膜的制备技术

1.2异质叠层介电薄膜的研究现状与趋势

1.2.1异质叠层介电薄膜的制备与表征

1.2.2异质叠层介电薄膜的界面理论研究

1.3研究目的、意义及内容

第2章 CMTa-CT薄膜的制备与结构、性能分析

2.1实验原料与设备

2.2 CMTa-CT介电薄膜的制备

2.2.1前驱体溶液的制备

2.2.2 CMTa-CT薄膜的制备

2.3 CMTa-CT薄膜的结构与性能表征

2.3.1 薄膜微观结构与形貌表征

2.3.2薄膜的介电性能测试

第3章 CMTa和CT薄膜的制备与性能研究

3.1 CT薄膜的制备与性能研究

3.2 CMTa薄膜的制备与性能研究

3.3不同厚度CMTa薄膜的制备与性能研究

3.4本章小结

第4章 CMTa-CT异质薄膜的界面与性能研究

4.1底层对CMTa-CT异质薄膜的结构与性能影响

4.2界面对CMTa/CT异质薄膜的结构与性能影响

4.3本章小结

第5章 结论

参考文献

硕士期间发表论文、申请专利及项目情况

致谢