基于SOPC的时延差编码的解码器设计

摘要

在应用于水声通信中的时延差编解码算法已经仿真成功的条件下，本论文主要讨论了该算法的硬件实现并最终完成了解码器的设计。
　　 本课题是实验室水声通信系统项目的后续补充及改进工作，研究计划中提出了实时解码的性能指标，要求在单片FPGA芯片上完成解码器设计。系统设计过程中严格遵循了实时解码的要求来设计各部分功能模块，各功能模块设计完成后都经过了严格的仿真测试。解码器设计的硬件平台是Altera公司的DE2开发板，主要利用了其FPGA芯片CycloneII EP2C35和外部接口插件。
　　 本论文所涉及的主要工作是深入研究了水声通信的相关算法，并着重理解学习了LFM信号的时延差编解码算法；在系统设计过程中对算法做出了切合实际需要的相关修正；改进了前期工作成果中的不足，优化了DDC的工作时序；完成了复相关器（即拷贝相关器）的FPGA设计，大大的提高了系统的运算处理速度，便于实现系统的实时解码；比较了三种峰值检测算法，并选择了自适应门限法用于本系统的峰值检测，从而保证了译码的准确性。本论文应用SOPC技术生成了NiosII嵌入式处理器和相关外设，包括用于与PC机进行串口通信的通用异步收发器（UART），设计开发了基于NiosII处理器的应用程序，包括时延估计和译码以及串口通信程序。
　　 实验测试结果表明本系统完全符合设计要求，实现了实时的解码处理，且误码率降低到0.01%，基本达到了实际应用的水平。