用于视频数据同步处理的数字锁相环的研究与设计

摘要

随着集成电路技术的飞速发展，数字视频技术越来越受到青睐，但是由于模拟视频设备自身的性能与价格上的优越性，使得它们在目前市场上仍然占一定的地位。
　　 在这种形势下，模拟视频信号的数字处理技术得到了很广泛的应用。而行锁技术是其中一项非常关键的技术。它的主要功能是从输入视频信号中还原出精确的行、场同步信号，并且产生与数据、行同步头严格同步的高精度的27MHz时钟信号，该时钟精度直接影响了ADC的转换精度和后端图像处理的质量。
　　 本文重点研究了行锁技术，针对高精度且相位严格锁定的时钟信号的要求，从系统构架上分析了已有的行锁定锁相环技术，优化设计了一种数模混合的两级锁相环结构。在该锁相环构架中，引入了高斯窗函数算法，使得数字部分的鉴相精度提高，时钟信号的相位更加准确。加入并优化了数字环路滤波器的算法，将时钟信号的调节幅度平均分配到每个时钟周期内，进一步保证了系统的稳定性。改进了DTO（Discrete Time Oscillator）算法，为后面模拟部分的处理提供了频率更加集中的数据源，提高了系统的精度。
　　 本文使用MATLAB对系统进行建模研究，分析了系统的可行性、稳定性和收敛性，并优化了相关模块的算法。然后依照ASIC的设计全流程设计了整个锁相环的电路和版图，并使用HSIM 进行了混合信号仿真工作。流片测试结果表明，产生的时钟信号的相位与行同步信号严格锁定，产生的时钟信号的频率为27MHz，抖动小于300ps，占空比为45%-55%，系统锁定时间为0.85ms。