29dBm高效宽带CMOS极化调制射频功率放大器设计

摘要

基于CMOS工艺的极化调制射频功率放大器具有高效率和高线性度的特点，应用于终端设备不仅可以提高数据率、降低功耗，还可以实现单芯片多模式的低成本解决方案。然而由于击穿电压、衬底耦合等问题，使用CMOS工艺设计高性能射频功率放大器还有诸多挑战。
　　本文设计的基于CMOS的极化调制射频功率放大器由线性辅助开关放大器作为包络放大器，由堆叠型差动E类放大器作为相位放大器。
　　在包络放大器设计上，本文使用板级验证电路对LTE信号包络的时域和频域特性进行分析，用于指导包络放大器指标分配，总结开关频率与环路延时和放大器带宽的关系，为效率优化提供理论基础。最终设计的线性辅助开关放大器由具有局部反馈的AB类放大器和具有边沿控制驱动的低频开关放大器构成，在3.3V供电电压下，输出电压范围为0.3V-3V，电流能力高达600mA，最高效率为91％，环路带宽为98MHz和小于20mV峰峰值的开关纹波。
　　相位放大器设计，包含堆叠型差动E类射频放大器的输出级和驱动级设计。输出级设计主要考虑可靠性，驱动级设计主要考虑降低功耗。本文设计的相位放大器具有提高低输出功率下效率的功率控制结构，在输出功率为1210mW时，效率为70.5％，谐波控制在-60dBc以下。本文使用HJ0.18μm CMOS工艺设计了相位放大器验证电路，已流片，测试结果显示与理论相符。
　　本文对极化调制射频功率放大器的物理设计与验证进行了讨论，包括版图、封装和测试方案设计。在放大20Mbps码率的16QAM信号，输出29.8dBm射频功率时，实现了高达54.9％的效率，解调的IQ信号与理想极化调制射频功率放大器IQ信号路径基本一致。

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1.1 射频功率放大器概述

1.2 极化调制射频功率放大器研究现状

1.3 论文的主要工作和创新点

1.4 论文的结构安排

2 极化调制射频功率放大器架构选择

2.1 线性化技术

2.2 极化调制射频功率放大器分类

2.3 极化调制射频功率放大器设计挑战

2.4 包络放大器与相位放大器选择

2.5 本章总结

3 包络放大器设计

3.1 线性辅助开关放大器原理

3.2 LTE包络的时域与频域特性

3.3 开关频率与系统参数

3.4 AB类放大器设计

3.5 低频开关放大器设计

3.6 包络放大器仿真

3.7 本章总结

4 相位放大器设计

4.1 E类射频功率放大器

4.2 相位放大器电路设计

4.3 阻抗变换与功率控制

4.4 相位放大器仿真

4.5 本章总结

5 极化调制射频功率放大器性能指标

5.1 极化调制射频功率放大器总体电路

5.2 极化调制射频功率放大器总体仿真

5.3 极化调制射频功率放大器性能对比

5.4 本章总结

6 物理设计与测试验证

6.1 版图设计

6.2 封装测试

6.3 极化调制系统验证电路

6.4 本章总结

7 总结与展望

致谢

参考文献

附录1 攻读硕士学位期间发表的主要论文和申请专利