首页> 中文学位 >应用于移动支付的对称加密电路实现和优化
【6h】

应用于移动支付的对称加密电路实现和优化

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

1.绪 论

1.1课题背景

1.2本文研究目的和意义

1.3论文主要研究内容和结构

2.基于AHB总线的AES/3DES模块接口设计

2.1 AHB总线简介

2.2对称加密算法原理

2.3对称加密模块与AHB总线接口设计及验证

3.AES/3DES算法高速小面积和高安全性实现及优化

3.1AES高速设计

3.2AES小面积设计及优化

3.3 3DES模块优化

3.4加密算法的高安全性实现

3.5本章小结

4. 基于ASIC流程的对称加密电路实现

4.1 ASIC后端设计流程概述

4.2 门级DC综合分析

4 .3加密模块Form ality形式验证及PT时序分析

4 .4AES/3D ES布局布线的分析

4 .5对版图内空余空间的处理

4 .6 本章小结

5.总结与展望

5.1全文总结

5.2课题展望

致谢

参考文献

展开▼

摘要

3G移动网络推动了智能手机的普及,为移动支付这种电子商务的发展奠定基础,而4G时代的到来,将使移动支付呈爆炸式增长,但由此引起的黑客盗用客户信息和网银密码等安全问题也引起人们的广泛关注,亟需解决。同时手机支付能否更迅速,能否有效嵌入NFC手机中,也成为厂商探讨研究的方向。
  本文在分析了移动支付的特点和研究了对称加密算法的前提下,进行了对称加密电路的高速、小面积和高安全性设计优化。电路设计基于AHB总线,文中详细的论述了4种结构S盒的实现方式,AES模块采用基于有限域分解结构的S盒,3DES模块采用三级DSE平衡结构,经综合后结果显示,大大减少了电路面积;并在此基础上运用流水线技术提高加解密运算速度,使模块吞吐率由原来的0.692Gbps提升到1Gbps,速度提高42.5%;高安全性设计方面,采用将中间过程值随机化的Mask掩码原理和随机化S盒技术与软硬协同设计思想,分别整合到 AES模块和3DES模块。完成整个电路的设计优化后,基于ASIC半定制流程,使用UMC0.18μm工艺,对电路进行DC综合并插入门控时钟,最终实现电路版图。
  本文旨在为移动支付领域的加密芯片在性能和安全性方面提供一定的参考价值。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号