基于FPGA的高速数字锁定放大器

摘要

目前以双光子显微镜(TPM)为代表的多光子显微镜（MPM）已逐渐成为生命科学尤其是神经科学研究中的重要工具。随着光学成像技术、荧光探针技术的发展，双光子荧光显微镜在全脑神经连接数据集的获取以及记录活体神经元树突棘钙信号方面都得到了长足的发展。虽然双光子成像技术有天然的抑制背景荧光的特性，但由于生物信号本身非常微弱、背景噪声非常强且具有不确定性以及生物组织的高散射性，提高双光子荧光显微镜的信号噪声比（SNR）显得尤为重要。
　　本文在调研目前商用数字锁定放大器的基础上，分析了它们的性能特点、技术路线及优缺点，并结合多光子显微镜的实际应用，提出了多光子显微镜专用的高速数字锁定放大器（MPMLI）的参数指标，并选定直接数字采样方案设计锁定放大器。在确定设计方案的基础上，选定FPGA作为开发平台，通过对低噪声前置放大器、模数转换器ADC、数模转换器DAC的选型，确立硬件平台的架构；然后在Quartus II平台下，分模块的调试模数转换器（ADC）、相敏检测器（PSD）和低通滤波器（LPF），在各个模块都能工作的基础上,进行系统联调。在系统集成的基础上，通过外接外部信号源的方式，对锁定放大器进行了测试，主要包括基本功能、带宽、等效输入噪声、动态余量及消耗逻辑资源数的测试。经过测试，高速数字锁定放大器的频率上限达到了20MHz，等效输入噪声为10nV/,在低噪声前置放大器增益为60dB的情况下，动态余量达到了84dB。此基础上，本文分析了要进一步提高锁定放大器频率的方案以及可能面临的问题，并对于目前设计中存在的等效输入噪声较大的问题，进行了分析，指出目前所用的ADC精度不够、采样时钟抖动及分立的电路模块是目前等效输入噪声偏大的主要原因。

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1.1 引言

1.2 锁定放大器研究现状

1.3 本论文的主要内容

2 锁定放大器的结构

2.1 相敏检测器

2.2 双PSD锁定放大器

2.3 参考信号

2.4 数字相敏检测器与模拟相敏检测器

2.5 动态余量

2.6 噪声

2.7 本设计的命名与参数指标

3 多光子专用锁定放大器的实现

3.1 MPMLI结构概述

3.2 MPMLI各模块介绍

3.2.1 低噪声放大器模块

3.2.2 AD/DA模块

3.2.3 FPGA中的CORDIC模块

3.2.4 FIR低通滤波器的设计

4 多光子专用锁定放大器性能测试

4.1 测试条件

4.2 测试结果

4.2.1 功能实现及资源消耗情况

4.2.2 等效输入噪声测试

5 总结与展望

5.1 总结

5.2 展望

致谢

参考文献