首页> 中文学位 >应用于Sigma-Delta ADC的数字抽取滤波器的设计
【6h】

应用于Sigma-Delta ADC的数字抽取滤波器的设计

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第1章 绪 论

1.1课题背景及研究的目的和意义

1.2国内外研究现状

1.3本文研究内容

第2章 Sigma-Delta ADC的基本原理

2.1 Sigma-Delta ADC的基本原理

2.2 Sigma-Delta调制器的核心技术

2.3高阶Sigma-Delta调制器的原理

2.4 数字抽取滤波器在Sigma-Delta ADC中的作用

2.5本章小结

第3章 数字抽取滤波器的基本结构和原理

3.1抽取的原理

3.2数字滤波器的原理

3.3级联积分梳状滤波器的原理与结构

3.4半带滤波器的原理

3.5 FIR 补偿滤波器的原理

3.6本章小结

第4章 数字抽取滤波器的设计与仿真

4.1 数字抽取滤波器的整体性能指标

4.2数字滤波器的设计方案

4.3数字抽取滤波器的 SIMULINK 仿真

4.4本章小结

第5章 数字抽取滤波器的硬件设计和仿真

5.1时钟模块设计

5.2 CIC 抽取滤波器的模块及硬件设计

5.3 FIR 补偿滤波器和半带滤波器的设计

5.4 FIR 滤波器的系数编码

5.5 数字抽取滤波器的功能仿真

5.6本章小结

结论

参考文献

攻读硕士学位期间所发表的学术论文

致谢

展开▼

摘要

模数转换器(ADC)是模拟电路连接数字电路的桥梁,在电路开发和设计中发挥着不可替代的作用。除了关注传统的静态和动态指标以外,面积的使用情况和功耗的高低也越来越受到人们的重视。在Sigma-Delta ADC设计的过程中,Sigma-Delta Modulator应用了过采样和噪声整形两大技术,可以使Sigma-Delta ADC以较低的代价达到预期的高精度,使得它具有很好的市场前景。
  数字抽取滤波器作为Sigma-Delta ADC的重要组成部分,很大程度上决定了Sigma-Delta ADC的面积和功耗。数字抽取滤波器由CIC滤波器、FIR补偿滤波器和半带抽取滤波器级联构成。CIC滤波器的采样频率较高导致其功耗较大,对CIC滤波器的结构进行改进,降低了功耗、减小了芯片的面积。FIR补偿滤波器和半带抽取滤波器由于具有多级的滤波器的系数,所以需要大量的存储器完成存储,就导致其占用的芯片面积较大。采用CSD编码技术对滤波器的系数进行处理,降低了运算量和运算复杂程度,降低了芯片面积。
  数字抽取滤波器完成512倍抽取倍数,其中CIC滤波器采用五级级联结构完成64倍的抽取、FIR补偿滤波器完成2倍抽取、第一级和第二级半带滤波器分别完成2倍的抽取。经过计算对比,选用递归结构实现CIC滤波器,采用等纹波逼近的方法来设计FIR补偿滤波器和半带滤波器。
  论文设计了一个数字抽取滤波器。其输入采样频率和输出采样频率分别为1024 kHz和2 KHz,输入位宽和输出位宽分别为5 bits和18 bits,降采样倍数为512,滤波器输出的有效位宽达到18.3位,信噪比达到110 dB。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号