600MHz高可靠CMOS电荷泵锁相环的设计

摘要

随着半导体技术的发展,集成电路芯片以越来越快的速度工作，这对于驱动整个电路工作的时钟信号提出了越来越高的要求。当高频的时钟信号在电路板上传输时,受杂散分布电容、电感等影响,时钟信号畸变、漂移严重影响电路随时钟精确地进行工作，因此，片内时钟倍频器的设计成为必然。而锁相环技术由于其能够获得高稳定度、低相位噪声的高频输出信号，所以往往成为首选。
　　由于时钟倍频器性能的优劣影响并决定了整个芯片的最高工作频率和稳定性，所以设计出可靠性高、工作性能优良的锁相环至关重要。因此，本文设计了输出频率为600MHz的高可靠电荷泵锁相环，主要包括以下几个模块：鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、失锁检测电路、分频器。在功能方面，输入频率为50MHz，输出频率为600MHz，从而完成12倍的倍频；在可靠性方面，主要包括电路设计可靠性和版图设计可靠性，针对电荷泵锁相环中的鉴相死区、电荷共享、失锁等电路失效模式以及闩锁效应、金属电迁移、天线效应等版图失效模式进行了有效地提高可靠性设计。
　　本论文基于HJTC0.18μm工艺完成了600MHz高可靠CMOS电荷泵锁相环的电路设计，并通过Spectre仿真验证了电路的正确性，然后运用Cadencevirtuoso绘制了版图，并进行了版图设计规则检查（DesignRuleCheck）、电气规则检查（ElectricityRuleCheck）和版图原理图一致性检查（LayoutVersusSchematic），最后进行了版图寄生参数提取（LayoutParasiticExtraction）及后仿真，仿真结果与前仿真符合得较好，从而验证了整体设计满足要求。

目录

600MHz高可靠CMOS电荷泵锁相环的设计

THE DESIGN OF 600MHZ HIGHLY RELIABLE CPPLL

摘要

Abstract

第1章 绪论

1.1 课题背景

1.2 锁相环技术国内外研究现状

1.3 锁相环的应用

1.3.1 频率合成

1.3.2 时钟恢复

1.3.3 抑制数字系统中的偏斜

1.4 本文的主要研究内容和论文结构

第2章 电荷泵锁相环的基本原理

2.1 锁相环工作原理

2.2 锁相环的分类

2.3 电荷泵锁相环的组成及工作原理

2.3.1 鉴频鉴相器

2.3.2 电荷泵

2.3.3 环路滤波器

2.3.4 压控振荡器

2.4 电荷泵锁相环的线性模型

2.5 本章小结

第3章 高可靠电荷泵锁相环电路的设计与分析

3.1 半导体集成电路可靠性概述

3.1.1 可靠性工作的意义

3.1.2 可靠性工作的内容

3.2 电荷泵锁相环电路的失效模式

3.2.1 鉴相死区

3.2.2 电荷共享与电荷泵的过冲

3.2.3 失锁现象

3.3 电荷泵锁相环的电路设计与分析

3.3.1 无鉴相死区的鉴频鉴相器的设计

3.3.2 无电荷共享和过冲现象的电荷泵的设计

3.3.3 环路滤波器的设计

3.3.4 压控振荡器的设计

3.3.5 分频器的设计

3.3.6 失锁检测电路的设计

3.4 本章小结

第4章 高可靠电荷泵锁相环电路的仿真

4.1 鉴频鉴相器的仿真

4.2 电荷泵的仿真

4.3 压控振荡器的仿真

4.4 分频器的仿真

4.5 失锁检测电路的仿真

4.6 整体PLL电路的仿真

4.7 本章小结

第5章 版图的高可靠设计及验证

5.1 版图设计注意事项及验证

5.1.1 版图设计中的注意事项

5.1.2 版图物理验证

5.2 版图设计

5.2.1 针对几种失效模式的版图可靠性设计

5.2.2 电荷泵锁相环版图的设计规划

5.2.3 整体版图及后仿真

5.3 本章小结

结论

参考文献

攻读硕士学位期间发表的学术论文

哈尔滨工业大学硕士学位论文原创性声明

哈尔滨工业大学硕士学位论文使用授权书

致谢