基于ATCA架构的高速同步通信系统容错设计研究

摘要

本文首先研究了可信计算的基本原理和基本容错手段及基本容错模型分析，分析了现代高通信系统的基本框架和层级结构；分析了SDH（Synchronous Digital Hierarchy）的特征及网路层级结构；分析了网络设备的分类和功能；分析了ATCA架构的结构组成和特征及相应的容错接口。
　　重点对基于ATCA架构的高速同步设备进行了容错设计。按照容错的系统层次来分析，对高速同步设备进行系统级、板卡级、芯片级及门级容错设计，并分析了各层次模型的可靠性能。对信息处理板采用板级的双模冗余模型，在信号接入板卡上设计了芯片级双模冗余模型并分析模型性能，在线卡板上信息帧处理采用门级冗余模型并分析模型性能。在系统管理和功能配置上，研究设计了基于I2C（Inter－Integrated Circuit）串行总线多模冗余容错模型并分析了模型性能。利用背板时钟总线设计了同步时钟多模冗余容错模型并分析了模型的性能。
　　对系统进行上述容错模型的综合，对处理板卡级双模冗余模型、线卡上芯片级、门级双模冗余模型和系统配置管理以及系统同步时钟多模冗余模型进行串并相关性系数设置，得到一个系统可靠性综合模型，并分析综合模型的性能。
　　在系统性能分析上，以线卡单线路数据功能流为级别进行马尔科夫状态转换分析，给出了系统马尔科夫状态转换图和转换矩阵，并给出了系统状态微分方程。用龙格-库塔方法对微分方程求解，得到系统可靠性和可用性指标。
　　对系统进行智能可维性设计，其基本原理是，系统的状态是通过系统功能模块状态寄存器读取，故障类别和位置通过状态的读取，状态位的信息通过分析程序对系统不同级别的故障进行自我修复或提供故障人工修复提示。
　　在系统工程设计提出了系列的布局布线规则，对高速接口匹配做了分析，对板卡的PCB设计提出了详细的规范。
　　利用信号发生器和信号测试平台，对系统信号处理性能进行了全面测试，主要对ATCA背板高速信号和线卡板输出SDH光信号进行测试，并进行了考机，得出了测试结果并分析了测试结果。
　　通过测试分析，本项目研制的系统能满足电信要求，具有较高的可靠性能，并对其他同类系统设计具体一定参考意义。

目录

基于ATCA架构的高速同步通信系统容错设计研究

RESEARCH ON FAULT TOLERANCE DESIGN OF HIGHT SPEED SYNCHRONOUS SYSTEM BASED ON ATCA ARCHITECTURE

摘 要

Abstract

目 录

第1章 绪 论

1.1课题背景

1.2现状分析

1.3研究的价值和意义

1.4关键技术介绍

1．5本章小节

第2章 可信计算和同步通信基本原理

2.1可信计算基本原理

2.2高速同步系统

2.3 ATCA标准

2.4本章小节

第3章 高速同步系统容错设计

3.1研制系统设备概述

3.2 基于ATCA架构高速SDH信息处理系统容错设计研究

3.3 系统可维性设计

3.4 系统工程可靠性设计

3.5本章小节

第4章 系统可靠性性能评价

4.1系统测试环境

4.2测试流程

4.3系统测试及数据分析

4.4系统性能综合评价

总结

参考文献

攻读硕士学位期间发表的论文及其它成果

哈尔滨工业大学硕士学位论文原创性声明

哈尔滨工业大学硕士学位论文使用授权书

致 谢

附录A 组件模型

附录B 设计模型

附录C 板卡模型