16位可重构乘法器设计

摘要

随着晶体管制造工艺尺寸的不断缩小，阈值电压的降低，导致静态功耗成指数级增长，降低静态功耗已经成为 CMOS集成电路设计中越来越重要的目标。
　　在嵌入式芯片中，由于芯片的应用领域是对音频、视频、图像等信号加以处理，这使得乘法器往往处在芯片的关键路径上，从而决定了芯片的整体运算速度。而嵌入式系统的发展也显示，对应用于动态地改变数据通路计算需求的重构功能单元方面的研究激发了许多学者的兴趣。例如，一方面是在8位精度下用语音编码功能单元操作，而另一方面应用是用16位功能单元来执行音频译码，系统也可能在两者之间转换。由于嵌入式系统与严格限制的功耗预算密切联系，动态功耗和静态功耗更显得重要。
　　本文分析研究了可重构乘法器的结构，针对实现可重构功能和降低静态功耗，分别设计了8位和16位可重构乘法器。
　　在重构技术方面，与一般的由小模块组成的可重构乘法器结构不同，本文采用逆向思维，即由16位乘法器结构可同时实现三种计算功能：(1)单个16位乘法运算；(2)单个8位乘法运算；(3)同时实现高、低两个8位乘法运算。同理，8位的乘法器可以同时实现4位和8位乘法运算功能。
　　本文设计的乘法器是由补码运算的Baugh-Wooley算法、0类全加器及超前进位加法器等构成。功耗方面，在电路设计中采用功率门控技术以降低静态泄漏功耗。
　　在乘法器的实现上，基于中芯国际CMOS180nm工艺模型，在1.8V电源电压供电的条件下，用HSPICE仿真工具完成了乘法器各部分的电路仿真。结果表明，对比 DC综合后的静态功耗，在加入休眠信号后静态功耗降低了85.9％，只是增加了三个休眠管的面积。

目录

16位可重构乘法器设计

DESIGN OF A 16 BIT RECONFIGURABLE MULTIPLIER

摘要

Abstract

第一章绪论

1.1 课题背景及意义

1.2 国内外发展现状

1.3 低功耗设计基本方法

1.4 本文主要研究内容

1.5 论文的组织结构

第二章 乘法器简介

2.1 乘法器工作原理

2.2 乘法器结构分类

2.3 乘法器整体结构

2.4 乘法器端口信号描述

2.5 本章小结

第三章 可重构乘法器的设计

3.1 可重构技术的基本概念

3.2 一般的可重构乘法器结构

3.3 可重构乘法器结构

3.4 重构单元的功能验证

3.5 本章小结

第四章 实现低功耗的可重构乘法器

4.1 降低静态泄漏功耗电路设计

4.2 乘法器版图实现

4.3 结果分析

4.4 本章小结

结论

参考文献

附录

哈尔滨工业大学硕士学位论文原创性声明

哈尔滨工业大学硕士学位论文使用授权书

致谢