16bit Sigma-Delta DAC中数字调制器设计及验证

摘要

当今，由于MEMS传感器电路的数字集成技术具有抗干扰能力强、可靠性高、高性能、大规模集成等优势，MEMS陀螺电路的数字集成化已经成为MEMS陀螺发展的一个最热门的方向。因此，研究运用于数字陀螺集成电路中的高性能模数和数模转换器就显得非常重要。而相比于传统的数模转换器，Sigma-Delta数模转化器能够实现更高的精度，这对于提升整个微机械数字陀螺系统的性能具有非常重要的现实意义。
　　本课题来源于哈尔滨工业大学MEMS中心关于微机械陀螺ASIC数字集成解决方案的研究。在简要介绍Σ-ΔDAC系统框架的基础之上，本文深入分析了过采样技术以及Σ-Δ调制技术。设计了一款三阶4比特量化的Σ-Δ数字调制器，采用单环级联积分器分布式前馈结构(CIFF)来实现。采取局部反馈技术对噪声传递函数的零点进行优化，对各系数进行CSD(Canonical Signed Digit)编码优化，并分析系统稳定性。然后借助Matlab中的Simulink平台搭建Σ-Δ数字调制器的系统模型，信号带宽为100KHz，过采样率(OSR)为64，采样时钟频率为12.8MHz。系统建模仿真结果表明，能够得到信噪比(SNR)为120.3dB，有效位数(ENOB)为19.7位。最后完成Σ-Δ数字调制器的RTL级实现，并利用Modelsim软件进行功能仿真，与系统级仿真结果对比，验证功能的正确性。
　　由于多位量化会产生失配误差，本设计采用数据加权平均(DWA)算法对其进行噪声整形，以减小失配引起的非线性误差。针对DWA算法在直流或低频周期信号下会产生杂波，利用增加单元DAC的方法，对DWA算法进行改进，并对其进行系统建模与仿真。最后验证了IDWA-DAC系统模型的正确性，能够有效提高动态范围。
　　完成Σ-Δ数字调制器的RTL级代码综合，并进行FPGA验证。验证结果表明，二次谐波在-145.3dB，三次谐波在-135.9dB，最大信噪比能达120.73dB，有效位数为19位，满足设计要求。

目录

封面

中文摘要

英文摘要

目录

第1章 绪 论

1.1课题背景

1.2国内外研究现状

1.3本课题的目的及意义

1.4课题的主要工作

第2章 Sigma-Delta DAC工作原理

2.1引言

2.2奈奎斯特采样

2.3过采样原理

2.4噪声整形技术

2.5 Sigma-Delta DAC的系统结构

2.6 Sigma-Delta DAC的性能参数

2.7本章小结

第3章 Sigma-Delta数字调制器的设计

3.1引言

3.2 Sigma-Delta数字调制器的设计指标

3.3 Sigma-Delta调制器的系统设计与仿真

3.4调制器的RTL实现与功能仿真

3.5本章小结

第4章 失配误差算法分析及验证

4.1引言

4.2内部DAC的失配误差

4.3 DWA算法原理

4.4 DWA算法改进及验证

4.5本章小结

第5章 数字调制器的FPGA综合及功能验证

5.1引言

5.2 FPGA开发典型流程

5.3系统验证方案设计

5.4 FPGA资源使用情况

5.5 FPGA验证结果

5.6本章小结

结论与展望

参考文献

攻读硕士学位期间发表的论文

声明

致谢