航天型号FPGA硬件描述语言代码检查软件设计

摘要

随着 FPGA在航天领域中的广泛应用，FPGA代码质量对航天设备系统安全性的影响越来越显著。在中国航天领域中，中国航天科工第二研究院为了规范 FPGA代码的设计，提高航天型号 FPGA类产品的，制定了《Q/WE1117-2014二院型号 FPGA硬件描述语言编程准则》。然而面代码质量对日益复杂的FPGA代码，采用人工审查方式对代码实施检查往往花费大量的精力和时间。基于上述背景和需求，本文设计并实现了基于Q/WE1117-2014编程规范的Verilog HDL代码规则自动检查软件，在 FPGA代码设计阶段提供高效的代码规则检查功能。
　　通过对Q/WE1117-2014规范的研究和软件需求的分析，设计了Verilog HDL硬件描述语言代码规则自动检查软件的总体架构。软件由软件管理配置工具、Verilog HDL预处理器、Verilog HDL编译器、规则检查管理器以及规则检查库构成。其中软件管理配置工具作为软件的交互接口，基于 Notepad++开源编辑器开发，提供了MDI风格的代码编辑界面、代码文件表的建立维护、规则的配置管理、规则检查启动、检查进度及检查结果显示等功能。Verilog HDL预处理器和编译器用于对 Verilog HDL源代码进行编译并生成对应的抽象语法树。

目录

第1章 绪 论

1.1 课题研究的背景及意义

1.2 国内外研究现状分析

1.3 主要研究内容

1.4 本文结构

第2章 软件需求分析和总体方案设计

2.1 Verilog HDL概述

2.2 Q/WE1117-2014编程规范概述

2.3 用户需求分析

2.4 软件功能指标

2.5 总体方案设计

2.6 本章小结

第3章 代码规则检查软件设计及实现

3.1 软件管理配置工具

3.2 Verilog HDL 预处理器模块

3.3 Verilog HDL编译器模块

3.4 规则检查管理器模块

3.5 本章小结

第4章 软件验证

4.1 软件测试方案

4.2 软件测试过程及结果

4.3 测试结论

结论

参考文献

声明

致谢